2 * This declarations of the PIC18LF45K50 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:56 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF45K50_H__
26 #define __PIC18LF45K50_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F57) __sfr SRCON1
;
54 extern __at(0x0F57) volatile __SRCON1bits_t SRCON1bits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F58) __sfr SRCON0
;
95 extern __at(0x0F58) volatile __SRCON0bits_t SRCON0bits
;
106 //==============================================================================
109 //==============================================================================
112 extern __at(0x0F59) __sfr CCPTMRS
;
126 extern __at(0x0F59) volatile __CCPTMRSbits_t CCPTMRSbits
;
131 //==============================================================================
134 //==============================================================================
137 extern __at(0x0F5B) __sfr ANSELA
;
151 extern __at(0x0F5B) volatile __ANSELAbits_t ANSELAbits
;
159 //==============================================================================
162 //==============================================================================
165 extern __at(0x0F5C) __sfr ANSELB
;
188 extern __at(0x0F5C) volatile __ANSELBbits_t ANSELBbits
;
197 //==============================================================================
200 //==============================================================================
203 extern __at(0x0F5D) __sfr ANSELC
;
217 extern __at(0x0F5D) volatile __ANSELCbits_t ANSELCbits
;
223 //==============================================================================
226 //==============================================================================
229 extern __at(0x0F5E) __sfr ANSELD
;
243 extern __at(0x0F5E) volatile __ANSELDbits_t ANSELDbits
;
254 //==============================================================================
257 //==============================================================================
260 extern __at(0x0F5F) __sfr ANSELE
;
283 extern __at(0x0F5F) volatile __ANSELEbits_t ANSELEbits
;
289 //==============================================================================
292 //==============================================================================
295 extern __at(0x0F60) __sfr UCON
;
309 extern __at(0x0F60) volatile __UCONbits_t UCONbits
;
318 //==============================================================================
321 //==============================================================================
324 extern __at(0x0F61) __sfr USTAT
;
348 extern __at(0x0F61) volatile __USTATbits_t USTATbits
;
357 //==============================================================================
360 //==============================================================================
363 extern __at(0x0F62) __sfr UCFG
;
386 extern __at(0x0F62) volatile __UCFGbits_t UCFGbits
;
396 //==============================================================================
399 //==============================================================================
402 extern __at(0x0F63) __sfr UADDR
;
425 extern __at(0x0F63) volatile __UADDRbits_t UADDRbits
;
435 //==============================================================================
438 //==============================================================================
441 extern __at(0x0F64) __sfr UIE
;
450 unsigned STALLIE
: 1;
455 extern __at(0x0F64) volatile __UIEbits_t UIEbits
;
462 #define _STALLIE 0x20
465 //==============================================================================
468 //==============================================================================
471 extern __at(0x0F65) __sfr UIR
;
480 unsigned STALLIF
: 1;
485 extern __at(0x0F65) volatile __UIRbits_t UIRbits
;
492 #define _STALLIF 0x20
495 //==============================================================================
498 //==============================================================================
501 extern __at(0x0F66) __sfr UEIE
;
507 unsigned CRC16EE
: 1;
515 extern __at(0x0F66) volatile __UEIEbits_t UEIEbits
;
519 #define _CRC16EE 0x04
524 //==============================================================================
527 //==============================================================================
530 extern __at(0x0F67) __sfr UEIR
;
536 unsigned CRC16EF
: 1;
544 extern __at(0x0F67) volatile __UEIRbits_t UEIRbits
;
548 #define _CRC16EF 0x04
553 //==============================================================================
555 extern __at(0x0F68) __sfr UFRM
;
557 //==============================================================================
560 extern __at(0x0F68) __sfr UFRML
;
574 extern __at(0x0F68) volatile __UFRMLbits_t UFRMLbits
;
585 //==============================================================================
588 //==============================================================================
591 extern __at(0x0F69) __sfr UFRMH
;
605 extern __at(0x0F69) volatile __UFRMHbits_t UFRMHbits
;
611 //==============================================================================
614 //==============================================================================
617 extern __at(0x0F6A) __sfr UEP0
;
621 unsigned EPSTALL
: 1;
623 unsigned EPOUTEN
: 1;
624 unsigned EPCONDIS
: 1;
631 extern __at(0x0F6A) volatile __UEP0bits_t UEP0bits
;
633 #define _EPSTALL 0x01
635 #define _EPOUTEN 0x04
636 #define _EPCONDIS 0x08
639 //==============================================================================
642 //==============================================================================
645 extern __at(0x0F6B) __sfr UEP1
;
649 unsigned EPSTALL
: 1;
651 unsigned EPOUTEN
: 1;
652 unsigned EPCONDIS
: 1;
659 extern __at(0x0F6B) volatile __UEP1bits_t UEP1bits
;
661 #define _UEP1_EPSTALL 0x01
662 #define _UEP1_EPINEN 0x02
663 #define _UEP1_EPOUTEN 0x04
664 #define _UEP1_EPCONDIS 0x08
665 #define _UEP1_EPHSHK 0x10
667 //==============================================================================
670 //==============================================================================
673 extern __at(0x0F6C) __sfr UEP2
;
677 unsigned EPSTALL
: 1;
679 unsigned EPOUTEN
: 1;
680 unsigned EPCONDIS
: 1;
687 extern __at(0x0F6C) volatile __UEP2bits_t UEP2bits
;
689 #define _UEP2_EPSTALL 0x01
690 #define _UEP2_EPINEN 0x02
691 #define _UEP2_EPOUTEN 0x04
692 #define _UEP2_EPCONDIS 0x08
693 #define _UEP2_EPHSHK 0x10
695 //==============================================================================
698 //==============================================================================
701 extern __at(0x0F6D) __sfr UEP3
;
705 unsigned EPSTALL
: 1;
707 unsigned EPOUTEN
: 1;
708 unsigned EPCONDIS
: 1;
715 extern __at(0x0F6D) volatile __UEP3bits_t UEP3bits
;
717 #define _UEP3_EPSTALL 0x01
718 #define _UEP3_EPINEN 0x02
719 #define _UEP3_EPOUTEN 0x04
720 #define _UEP3_EPCONDIS 0x08
721 #define _UEP3_EPHSHK 0x10
723 //==============================================================================
726 //==============================================================================
729 extern __at(0x0F6E) __sfr UEP4
;
733 unsigned EPSTALL
: 1;
735 unsigned EPOUTEN
: 1;
736 unsigned EPCONDIS
: 1;
743 extern __at(0x0F6E) volatile __UEP4bits_t UEP4bits
;
745 #define _UEP4_EPSTALL 0x01
746 #define _UEP4_EPINEN 0x02
747 #define _UEP4_EPOUTEN 0x04
748 #define _UEP4_EPCONDIS 0x08
749 #define _UEP4_EPHSHK 0x10
751 //==============================================================================
754 //==============================================================================
757 extern __at(0x0F6F) __sfr UEP5
;
761 unsigned EPSTALL
: 1;
763 unsigned EPOUTEN
: 1;
764 unsigned EPCONDIS
: 1;
771 extern __at(0x0F6F) volatile __UEP5bits_t UEP5bits
;
773 #define _UEP5_EPSTALL 0x01
774 #define _UEP5_EPINEN 0x02
775 #define _UEP5_EPOUTEN 0x04
776 #define _UEP5_EPCONDIS 0x08
777 #define _UEP5_EPHSHK 0x10
779 //==============================================================================
782 //==============================================================================
785 extern __at(0x0F70) __sfr UEP6
;
789 unsigned EPSTALL
: 1;
791 unsigned EPOUTEN
: 1;
792 unsigned EPCONDIS
: 1;
799 extern __at(0x0F70) volatile __UEP6bits_t UEP6bits
;
801 #define _UEP6_EPSTALL 0x01
802 #define _UEP6_EPINEN 0x02
803 #define _UEP6_EPOUTEN 0x04
804 #define _UEP6_EPCONDIS 0x08
805 #define _UEP6_EPHSHK 0x10
807 //==============================================================================
810 //==============================================================================
813 extern __at(0x0F71) __sfr UEP7
;
817 unsigned EPSTALL
: 1;
819 unsigned EPOUTEN
: 1;
820 unsigned EPCONDIS
: 1;
827 extern __at(0x0F71) volatile __UEP7bits_t UEP7bits
;
829 #define _UEP7_EPSTALL 0x01
830 #define _UEP7_EPINEN 0x02
831 #define _UEP7_EPOUTEN 0x04
832 #define _UEP7_EPCONDIS 0x08
833 #define _UEP7_EPHSHK 0x10
835 //==============================================================================
838 //==============================================================================
841 extern __at(0x0F72) __sfr UEP8
;
845 unsigned EPSTALL
: 1;
847 unsigned EPOUTEN
: 1;
848 unsigned EPCONDIS
: 1;
855 extern __at(0x0F72) volatile __UEP8bits_t UEP8bits
;
857 #define _UEP8_EPSTALL 0x01
858 #define _UEP8_EPINEN 0x02
859 #define _UEP8_EPOUTEN 0x04
860 #define _UEP8_EPCONDIS 0x08
861 #define _UEP8_EPHSHK 0x10
863 //==============================================================================
866 //==============================================================================
869 extern __at(0x0F73) __sfr UEP9
;
873 unsigned EPSTALL
: 1;
875 unsigned EPOUTEN
: 1;
876 unsigned EPCONDIS
: 1;
883 extern __at(0x0F73) volatile __UEP9bits_t UEP9bits
;
885 #define _UEP9_EPSTALL 0x01
886 #define _UEP9_EPINEN 0x02
887 #define _UEP9_EPOUTEN 0x04
888 #define _UEP9_EPCONDIS 0x08
889 #define _UEP9_EPHSHK 0x10
891 //==============================================================================
894 //==============================================================================
897 extern __at(0x0F74) __sfr UEP10
;
901 unsigned EPSTALL
: 1;
903 unsigned EPOUTEN
: 1;
904 unsigned EPCONDIS
: 1;
911 extern __at(0x0F74) volatile __UEP10bits_t UEP10bits
;
913 #define _UEP10_EPSTALL 0x01
914 #define _UEP10_EPINEN 0x02
915 #define _UEP10_EPOUTEN 0x04
916 #define _UEP10_EPCONDIS 0x08
917 #define _UEP10_EPHSHK 0x10
919 //==============================================================================
922 //==============================================================================
925 extern __at(0x0F75) __sfr UEP11
;
929 unsigned EPSTALL
: 1;
931 unsigned EPOUTEN
: 1;
932 unsigned EPCONDIS
: 1;
939 extern __at(0x0F75) volatile __UEP11bits_t UEP11bits
;
941 #define _UEP11_EPSTALL 0x01
942 #define _UEP11_EPINEN 0x02
943 #define _UEP11_EPOUTEN 0x04
944 #define _UEP11_EPCONDIS 0x08
945 #define _UEP11_EPHSHK 0x10
947 //==============================================================================
950 //==============================================================================
953 extern __at(0x0F76) __sfr UEP12
;
957 unsigned EPSTALL
: 1;
959 unsigned EPOUTEN
: 1;
960 unsigned EPCONDIS
: 1;
967 extern __at(0x0F76) volatile __UEP12bits_t UEP12bits
;
969 #define _UEP12_EPSTALL 0x01
970 #define _UEP12_EPINEN 0x02
971 #define _UEP12_EPOUTEN 0x04
972 #define _UEP12_EPCONDIS 0x08
973 #define _UEP12_EPHSHK 0x10
975 //==============================================================================
978 //==============================================================================
981 extern __at(0x0F77) __sfr UEP13
;
985 unsigned EPSTALL
: 1;
987 unsigned EPOUTEN
: 1;
988 unsigned EPCONDIS
: 1;
995 extern __at(0x0F77) volatile __UEP13bits_t UEP13bits
;
997 #define _UEP13_EPSTALL 0x01
998 #define _UEP13_EPINEN 0x02
999 #define _UEP13_EPOUTEN 0x04
1000 #define _UEP13_EPCONDIS 0x08
1001 #define _UEP13_EPHSHK 0x10
1003 //==============================================================================
1006 //==============================================================================
1009 extern __at(0x0F78) __sfr UEP14
;
1013 unsigned EPSTALL
: 1;
1014 unsigned EPINEN
: 1;
1015 unsigned EPOUTEN
: 1;
1016 unsigned EPCONDIS
: 1;
1017 unsigned EPHSHK
: 1;
1023 extern __at(0x0F78) volatile __UEP14bits_t UEP14bits
;
1025 #define _UEP14_EPSTALL 0x01
1026 #define _UEP14_EPINEN 0x02
1027 #define _UEP14_EPOUTEN 0x04
1028 #define _UEP14_EPCONDIS 0x08
1029 #define _UEP14_EPHSHK 0x10
1031 //==============================================================================
1034 //==============================================================================
1037 extern __at(0x0F79) __sfr UEP15
;
1041 unsigned EPSTALL
: 1;
1042 unsigned EPINEN
: 1;
1043 unsigned EPOUTEN
: 1;
1044 unsigned EPCONDIS
: 1;
1045 unsigned EPHSHK
: 1;
1051 extern __at(0x0F79) volatile __UEP15bits_t UEP15bits
;
1053 #define _UEP15_EPSTALL 0x01
1054 #define _UEP15_EPINEN 0x02
1055 #define _UEP15_EPOUTEN 0x04
1056 #define _UEP15_EPCONDIS 0x08
1057 #define _UEP15_EPHSHK 0x10
1059 //==============================================================================
1062 //==============================================================================
1065 extern __at(0x0F7A) __sfr SLRCON
;
1079 extern __at(0x0F7A) volatile __SLRCONbits_t SLRCONbits
;
1087 //==============================================================================
1090 //==============================================================================
1093 extern __at(0x0F7B) __sfr VREFCON2
;
1116 extern __at(0x0F7B) volatile __VREFCON2bits_t VREFCON2bits
;
1124 //==============================================================================
1127 //==============================================================================
1130 extern __at(0x0F7C) __sfr VREFCON1
;
1136 unsigned DACNSS
: 1;
1138 unsigned DACPSS0
: 1;
1139 unsigned DACPSS1
: 1;
1142 unsigned DACLPS
: 1;
1149 unsigned DACPSS
: 2;
1154 extern __at(0x0F7C) volatile __VREFCON1bits_t VREFCON1bits
;
1156 #define _DACNSS 0x01
1157 #define _DACPSS0 0x04
1158 #define _DACPSS1 0x08
1160 #define _DACLPS 0x40
1163 //==============================================================================
1166 //==============================================================================
1169 extern __at(0x0F7D) __sfr VREFCON0
;
1193 extern __at(0x0F7D) volatile __VREFCON0bits_t VREFCON0bits
;
1202 //==============================================================================
1205 //==============================================================================
1208 extern __at(0x0F7E) __sfr PMD0
;
1214 unsigned TMR1MD
: 1;
1215 unsigned TMR2MD
: 1;
1216 unsigned TMR3MD
: 1;
1220 unsigned UARTMD
: 1;
1232 unsigned UART1MD
: 1;
1237 extern __at(0x0F7E) volatile __PMD0bits_t PMD0bits
;
1239 #define _TMR1MD 0x01
1240 #define _TMR2MD 0x02
1241 #define _TMR3MD 0x04
1245 #define _UARTMD 0x40
1246 #define _UART1MD 0x40
1248 //==============================================================================
1251 //==============================================================================
1254 extern __at(0x0F7F) __sfr PMD1
;
1260 unsigned CCP1MD
: 1;
1261 unsigned CCP2MD
: 1;
1263 unsigned CMP1MD
: 1;
1264 unsigned CMP2MD
: 1;
1265 unsigned CTMUMD
: 1;
1266 unsigned MSSPMD
: 1;
1278 unsigned SSP1MD
: 1;
1290 unsigned MSSP1MD
: 1;
1295 extern __at(0x0F7F) volatile __PMD1bits_t PMD1bits
;
1297 #define _CCP1MD 0x01
1298 #define _CCP2MD 0x02
1300 #define _CMP1MD 0x08
1301 #define _CMP2MD 0x10
1302 #define _CTMUMD 0x20
1303 #define _MSSPMD 0x40
1304 #define _SSP1MD 0x40
1305 #define _MSSP1MD 0x40
1307 //==============================================================================
1310 //==============================================================================
1313 extern __at(0x0F80) __sfr PORTA
;
1360 unsigned HLVDIN
: 1;
1366 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1368 #define _PORTA_RA0 0x01
1369 #define _PORTA_AN0 0x01
1370 #define _PORTA_RA1 0x02
1371 #define _PORTA_AN1 0x02
1372 #define _PORTA_RA2 0x04
1373 #define _PORTA_AN2 0x04
1374 #define _PORTA_VREFM 0x04
1375 #define _PORTA_RA3 0x08
1376 #define _PORTA_AN3 0x08
1377 #define _PORTA_VREFP 0x08
1378 #define _PORTA_RA4 0x10
1379 #define _PORTA_T0CKI 0x10
1380 #define _PORTA_RA5 0x20
1381 #define _PORTA_AN4 0x20
1382 #define _PORTA_LVDIN 0x20
1383 #define _PORTA_HLVDIN 0x20
1384 #define _PORTA_RA6 0x40
1385 #define _PORTA_OSC2 0x40
1386 #define _PORTA_RA7 0x80
1388 //==============================================================================
1391 //==============================================================================
1394 extern __at(0x0F81) __sfr PORTB
;
1429 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1431 #define _PORTB_RB0 0x01
1432 #define _PORTB_INT0 0x01
1433 #define _PORTB_RB1 0x02
1434 #define _PORTB_INT1 0x02
1435 #define _PORTB_RB2 0x04
1436 #define _PORTB_INT2 0x04
1437 #define _PORTB_RB3 0x08
1438 #define _PORTB_RB4 0x10
1439 #define _PORTB_RB5 0x20
1440 #define _PORTB_PGM 0x20
1441 #define _PORTB_RB6 0x40
1442 #define _PORTB_PGC 0x40
1443 #define _PORTB_RB7 0x80
1444 #define _PORTB_PGD 0x80
1446 //==============================================================================
1449 //==============================================================================
1452 extern __at(0x0F82) __sfr PORTC
;
1482 unsigned T13CKI
: 1;
1493 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1495 #define _PORTC_RC0 0x01
1496 #define _PORTC_T1OSO 0x01
1497 #define _PORTC_T13CKI 0x01
1498 #define _PORTC_RC1 0x02
1499 #define _PORTC_T1OSI 0x02
1500 #define _PORTC_RC2 0x04
1501 #define _PORTC_CCP1 0x04
1502 #define _PORTC_P1A 0x04
1503 #define _PORTC_RC4 0x10
1504 #define _PORTC_RC5 0x20
1505 #define _PORTC_RC6 0x40
1506 #define _PORTC_TX 0x40
1507 #define _PORTC_CK 0x40
1508 #define _PORTC_RC7 0x80
1509 #define _PORTC_RX 0x80
1511 //==============================================================================
1514 //==============================================================================
1517 extern __at(0x0F83) __sfr PORTD
;
1546 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1548 #define _PORTD_RD0 0x01
1549 #define _PORTD_SPP0 0x01
1550 #define _PORTD_RD1 0x02
1551 #define _PORTD_SPP1 0x02
1552 #define _PORTD_RD2 0x04
1553 #define _PORTD_SPP2 0x04
1554 #define _PORTD_RD3 0x08
1555 #define _PORTD_SPP3 0x08
1556 #define _PORTD_RD4 0x10
1557 #define _PORTD_SPP4 0x10
1558 #define _PORTD_RD5 0x20
1559 #define _PORTD_SPP5 0x20
1560 #define _PORTD_RD6 0x40
1561 #define _PORTD_SPP6 0x40
1562 #define _PORTD_RD7 0x80
1563 #define _PORTD_SPP7 0x80
1565 //==============================================================================
1568 //==============================================================================
1571 extern __at(0x0F84) __sfr PORTE
;
1589 unsigned CK1SPP
: 1;
1590 unsigned CK2SPP
: 1;
1606 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1608 #define _PORTE_RE0 0x01
1609 #define _PORTE_CK1SPP 0x01
1610 #define _PORTE_RE1 0x02
1611 #define _PORTE_CK2SPP 0x02
1612 #define _PORTE_RE2 0x04
1613 #define _PORTE_OESPP 0x04
1614 #define _PORTE_RE3 0x08
1616 //==============================================================================
1619 //==============================================================================
1622 extern __at(0x0F85) __sfr WPUB
;
1636 extern __at(0x0F85) volatile __WPUBbits_t WPUBbits
;
1647 //==============================================================================
1650 //==============================================================================
1653 extern __at(0x0F86) __sfr IOCB
;
1667 extern __at(0x0F86) volatile __IOCBbits_t IOCBbits
;
1674 //==============================================================================
1677 //==============================================================================
1680 extern __at(0x0F87) __sfr IOCC
;
1694 extern __at(0x0F87) volatile __IOCCbits_t IOCCbits
;
1704 //==============================================================================
1707 //==============================================================================
1710 extern __at(0x0F88) __sfr CTMUICON
;
1718 unsigned ITRIM0
: 1;
1719 unsigned ITRIM1
: 1;
1720 unsigned ITRIM2
: 1;
1721 unsigned ITRIM3
: 1;
1722 unsigned ITRIM4
: 1;
1723 unsigned ITRIM5
: 1;
1739 extern __at(0x0F88) volatile __CTMUICONbits_t CTMUICONbits
;
1743 #define _ITRIM0 0x04
1744 #define _ITRIM1 0x08
1745 #define _ITRIM2 0x10
1746 #define _ITRIM3 0x20
1747 #define _ITRIM4 0x40
1748 #define _ITRIM5 0x80
1750 //==============================================================================
1753 //==============================================================================
1756 extern __at(0x0F89) __sfr LATA
;
1770 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1781 //==============================================================================
1784 //==============================================================================
1787 extern __at(0x0F8A) __sfr LATB
;
1801 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1812 //==============================================================================
1815 //==============================================================================
1818 extern __at(0x0F8B) __sfr LATC
;
1832 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1842 //==============================================================================
1845 //==============================================================================
1848 extern __at(0x0F8C) __sfr LATD
;
1862 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1873 //==============================================================================
1876 //==============================================================================
1879 extern __at(0x0F8D) __sfr LATE
;
1902 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1908 //==============================================================================
1911 //==============================================================================
1914 extern __at(0x0F8E) __sfr CTMUCON1
;
1920 unsigned EDG1STAT
: 1;
1921 unsigned EDG2STAT
: 1;
1922 unsigned EDG1SEL0
: 1;
1923 unsigned EDG1SEL1
: 1;
1924 unsigned EDG1POL
: 1;
1925 unsigned EDG2SEL0
: 1;
1926 unsigned EDG2SEL1
: 1;
1927 unsigned EDG2POL
: 1;
1933 unsigned EDG1SEL
: 2;
1940 unsigned EDG2SEL
: 2;
1945 extern __at(0x0F8E) volatile __CTMUCON1bits_t CTMUCON1bits
;
1947 #define _EDG1STAT 0x01
1948 #define _EDG2STAT 0x02
1949 #define _EDG1SEL0 0x04
1950 #define _EDG1SEL1 0x08
1951 #define _EDG1POL 0x10
1952 #define _EDG2SEL0 0x20
1953 #define _EDG2SEL1 0x40
1954 #define _EDG2POL 0x80
1956 //==============================================================================
1959 //==============================================================================
1962 extern __at(0x0F8E) __sfr CTMUCONL
;
1968 unsigned EDG1STAT
: 1;
1969 unsigned EDG2STAT
: 1;
1970 unsigned EDG1SEL0
: 1;
1971 unsigned EDG1SEL1
: 1;
1972 unsigned EDG1POL
: 1;
1973 unsigned EDG2SEL0
: 1;
1974 unsigned EDG2SEL1
: 1;
1975 unsigned EDG2POL
: 1;
1981 unsigned EDG1SEL
: 2;
1988 unsigned EDG2SEL
: 2;
1993 extern __at(0x0F8E) volatile __CTMUCONLbits_t CTMUCONLbits
;
1995 #define _CTMUCONL_EDG1STAT 0x01
1996 #define _CTMUCONL_EDG2STAT 0x02
1997 #define _CTMUCONL_EDG1SEL0 0x04
1998 #define _CTMUCONL_EDG1SEL1 0x08
1999 #define _CTMUCONL_EDG1POL 0x10
2000 #define _CTMUCONL_EDG2SEL0 0x20
2001 #define _CTMUCONL_EDG2SEL1 0x40
2002 #define _CTMUCONL_EDG2POL 0x80
2004 //==============================================================================
2007 //==============================================================================
2010 extern __at(0x0F8F) __sfr CTMUCON0
;
2016 unsigned CTTRIG
: 1;
2017 unsigned IDISSEN
: 1;
2018 unsigned EDGSEQEN
: 1;
2021 unsigned CTMUSIDL
: 1;
2023 unsigned CTMUEN
: 1;
2028 unsigned TRIGEN
: 1;
2039 extern __at(0x0F8F) volatile __CTMUCON0bits_t CTMUCON0bits
;
2041 #define _CTTRIG 0x01
2042 #define _TRIGEN 0x01
2043 #define _IDISSEN 0x02
2044 #define _EDGSEQEN 0x04
2047 #define _CTMUSIDL 0x20
2049 #define _CTMUEN 0x80
2052 //==============================================================================
2055 //==============================================================================
2058 extern __at(0x0F8F) __sfr CTMUCONH
;
2064 unsigned CTTRIG
: 1;
2065 unsigned IDISSEN
: 1;
2066 unsigned EDGSEQEN
: 1;
2069 unsigned CTMUSIDL
: 1;
2071 unsigned CTMUEN
: 1;
2076 unsigned TRIGEN
: 1;
2087 extern __at(0x0F8F) volatile __CTMUCONHbits_t CTMUCONHbits
;
2089 #define _CTMUCONH_CTTRIG 0x01
2090 #define _CTMUCONH_TRIGEN 0x01
2091 #define _CTMUCONH_IDISSEN 0x02
2092 #define _CTMUCONH_EDGSEQEN 0x04
2093 #define _CTMUCONH_EDGEN 0x08
2094 #define _CTMUCONH_TGEN 0x10
2095 #define _CTMUCONH_CTMUSIDL 0x20
2096 #define _CTMUCONH_SIDL 0x20
2097 #define _CTMUCONH_CTMUEN 0x80
2098 #define _CTMUCONH_ON 0x80
2100 //==============================================================================
2102 extern __at(0x0F90) __sfr CCPR2
;
2103 extern __at(0x0F90) __sfr CCPR2L
;
2104 extern __at(0x0F91) __sfr CCPR2H
;
2106 //==============================================================================
2109 extern __at(0x0F92) __sfr DDRA
;
2115 unsigned TRISA0
: 1;
2116 unsigned TRISA1
: 1;
2117 unsigned TRISA2
: 1;
2118 unsigned TRISA3
: 1;
2119 unsigned TRISA4
: 1;
2120 unsigned TRISA5
: 1;
2121 unsigned TRISA6
: 1;
2122 unsigned TRISA7
: 1;
2138 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2140 #define _TRISA0 0x01
2142 #define _TRISA1 0x02
2144 #define _TRISA2 0x04
2146 #define _TRISA3 0x08
2148 #define _TRISA4 0x10
2150 #define _TRISA5 0x20
2152 #define _TRISA6 0x40
2154 #define _TRISA7 0x80
2157 //==============================================================================
2160 //==============================================================================
2163 extern __at(0x0F92) __sfr TRISA
;
2169 unsigned TRISA0
: 1;
2170 unsigned TRISA1
: 1;
2171 unsigned TRISA2
: 1;
2172 unsigned TRISA3
: 1;
2173 unsigned TRISA4
: 1;
2174 unsigned TRISA5
: 1;
2175 unsigned TRISA6
: 1;
2176 unsigned TRISA7
: 1;
2192 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2194 #define _TRISA_TRISA0 0x01
2195 #define _TRISA_RA0 0x01
2196 #define _TRISA_TRISA1 0x02
2197 #define _TRISA_RA1 0x02
2198 #define _TRISA_TRISA2 0x04
2199 #define _TRISA_RA2 0x04
2200 #define _TRISA_TRISA3 0x08
2201 #define _TRISA_RA3 0x08
2202 #define _TRISA_TRISA4 0x10
2203 #define _TRISA_RA4 0x10
2204 #define _TRISA_TRISA5 0x20
2205 #define _TRISA_RA5 0x20
2206 #define _TRISA_TRISA6 0x40
2207 #define _TRISA_RA6 0x40
2208 #define _TRISA_TRISA7 0x80
2209 #define _TRISA_RA7 0x80
2211 //==============================================================================
2214 //==============================================================================
2217 extern __at(0x0F93) __sfr DDRB
;
2223 unsigned TRISB0
: 1;
2224 unsigned TRISB1
: 1;
2225 unsigned TRISB2
: 1;
2226 unsigned TRISB3
: 1;
2227 unsigned TRISB4
: 1;
2228 unsigned TRISB5
: 1;
2229 unsigned TRISB6
: 1;
2230 unsigned TRISB7
: 1;
2246 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2248 #define _TRISB0 0x01
2250 #define _TRISB1 0x02
2252 #define _TRISB2 0x04
2254 #define _TRISB3 0x08
2256 #define _TRISB4 0x10
2258 #define _TRISB5 0x20
2260 #define _TRISB6 0x40
2262 #define _TRISB7 0x80
2265 //==============================================================================
2268 //==============================================================================
2271 extern __at(0x0F93) __sfr TRISB
;
2277 unsigned TRISB0
: 1;
2278 unsigned TRISB1
: 1;
2279 unsigned TRISB2
: 1;
2280 unsigned TRISB3
: 1;
2281 unsigned TRISB4
: 1;
2282 unsigned TRISB5
: 1;
2283 unsigned TRISB6
: 1;
2284 unsigned TRISB7
: 1;
2300 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2302 #define _TRISB_TRISB0 0x01
2303 #define _TRISB_RB0 0x01
2304 #define _TRISB_TRISB1 0x02
2305 #define _TRISB_RB1 0x02
2306 #define _TRISB_TRISB2 0x04
2307 #define _TRISB_RB2 0x04
2308 #define _TRISB_TRISB3 0x08
2309 #define _TRISB_RB3 0x08
2310 #define _TRISB_TRISB4 0x10
2311 #define _TRISB_RB4 0x10
2312 #define _TRISB_TRISB5 0x20
2313 #define _TRISB_RB5 0x20
2314 #define _TRISB_TRISB6 0x40
2315 #define _TRISB_RB6 0x40
2316 #define _TRISB_TRISB7 0x80
2317 #define _TRISB_RB7 0x80
2319 //==============================================================================
2322 //==============================================================================
2325 extern __at(0x0F94) __sfr DDRC
;
2331 unsigned TRISC0
: 1;
2332 unsigned TRISC1
: 1;
2333 unsigned TRISC2
: 1;
2335 unsigned TRISC4
: 1;
2336 unsigned TRISC5
: 1;
2337 unsigned TRISC6
: 1;
2338 unsigned TRISC7
: 1;
2354 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2356 #define _TRISC0 0x01
2358 #define _TRISC1 0x02
2360 #define _TRISC2 0x04
2362 #define _TRISC4 0x10
2363 #define _TRISC5 0x20
2364 #define _TRISC6 0x40
2366 #define _TRISC7 0x80
2369 //==============================================================================
2372 //==============================================================================
2375 extern __at(0x0F94) __sfr TRISC
;
2381 unsigned TRISC0
: 1;
2382 unsigned TRISC1
: 1;
2383 unsigned TRISC2
: 1;
2385 unsigned TRISC4
: 1;
2386 unsigned TRISC5
: 1;
2387 unsigned TRISC6
: 1;
2388 unsigned TRISC7
: 1;
2404 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2406 #define _TRISC_TRISC0 0x01
2407 #define _TRISC_RC0 0x01
2408 #define _TRISC_TRISC1 0x02
2409 #define _TRISC_RC1 0x02
2410 #define _TRISC_TRISC2 0x04
2411 #define _TRISC_RC2 0x04
2412 #define _TRISC_TRISC4 0x10
2413 #define _TRISC_TRISC5 0x20
2414 #define _TRISC_TRISC6 0x40
2415 #define _TRISC_RC6 0x40
2416 #define _TRISC_TRISC7 0x80
2417 #define _TRISC_RC7 0x80
2419 //==============================================================================
2422 //==============================================================================
2425 extern __at(0x0F95) __sfr DDRD
;
2431 unsigned TRISD0
: 1;
2432 unsigned TRISD1
: 1;
2433 unsigned TRISD2
: 1;
2434 unsigned TRISD3
: 1;
2435 unsigned TRISD4
: 1;
2436 unsigned TRISD5
: 1;
2437 unsigned TRISD6
: 1;
2438 unsigned TRISD7
: 1;
2454 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2456 #define _TRISD0 0x01
2458 #define _TRISD1 0x02
2460 #define _TRISD2 0x04
2462 #define _TRISD3 0x08
2464 #define _TRISD4 0x10
2466 #define _TRISD5 0x20
2468 #define _TRISD6 0x40
2470 #define _TRISD7 0x80
2473 //==============================================================================
2476 //==============================================================================
2479 extern __at(0x0F95) __sfr TRISD
;
2485 unsigned TRISD0
: 1;
2486 unsigned TRISD1
: 1;
2487 unsigned TRISD2
: 1;
2488 unsigned TRISD3
: 1;
2489 unsigned TRISD4
: 1;
2490 unsigned TRISD5
: 1;
2491 unsigned TRISD6
: 1;
2492 unsigned TRISD7
: 1;
2508 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2510 #define _TRISD_TRISD0 0x01
2511 #define _TRISD_RD0 0x01
2512 #define _TRISD_TRISD1 0x02
2513 #define _TRISD_RD1 0x02
2514 #define _TRISD_TRISD2 0x04
2515 #define _TRISD_RD2 0x04
2516 #define _TRISD_TRISD3 0x08
2517 #define _TRISD_RD3 0x08
2518 #define _TRISD_TRISD4 0x10
2519 #define _TRISD_RD4 0x10
2520 #define _TRISD_TRISD5 0x20
2521 #define _TRISD_RD5 0x20
2522 #define _TRISD_TRISD6 0x40
2523 #define _TRISD_RD6 0x40
2524 #define _TRISD_TRISD7 0x80
2525 #define _TRISD_RD7 0x80
2527 //==============================================================================
2530 //==============================================================================
2533 extern __at(0x0F96) __sfr DDRE
;
2539 unsigned TRISE0
: 1;
2540 unsigned TRISE1
: 1;
2541 unsigned TRISE2
: 1;
2574 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2576 #define _TRISE0 0x01
2578 #define _TRISE1 0x02
2580 #define _TRISE2 0x04
2584 //==============================================================================
2587 //==============================================================================
2590 extern __at(0x0F96) __sfr TRISE
;
2596 unsigned TRISE0
: 1;
2597 unsigned TRISE1
: 1;
2598 unsigned TRISE2
: 1;
2631 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2633 #define _TRISE_TRISE0 0x01
2634 #define _TRISE_RE0 0x01
2635 #define _TRISE_TRISE1 0x02
2636 #define _TRISE_RE1 0x02
2637 #define _TRISE_TRISE2 0x04
2638 #define _TRISE_RE2 0x04
2639 #define _TRISE_WPUE3 0x80
2641 //==============================================================================
2644 //==============================================================================
2647 extern __at(0x0F97) __sfr CCP2CON
;
2653 unsigned CCP2M0
: 1;
2654 unsigned CCP2M1
: 1;
2655 unsigned CCP2M2
: 1;
2656 unsigned CCP2M3
: 1;
2689 extern __at(0x0F97) volatile __CCP2CONbits_t CCP2CONbits
;
2691 #define _CCP2M0 0x01
2692 #define _CCP2M1 0x02
2693 #define _CCP2M2 0x04
2694 #define _CCP2M3 0x08
2700 //==============================================================================
2703 //==============================================================================
2706 extern __at(0x0F97) __sfr ECCP2CON
;
2712 unsigned CCP2M0
: 1;
2713 unsigned CCP2M1
: 1;
2714 unsigned CCP2M2
: 1;
2715 unsigned CCP2M3
: 1;
2748 extern __at(0x0F97) volatile __ECCP2CONbits_t ECCP2CONbits
;
2750 #define _ECCP2CON_CCP2M0 0x01
2751 #define _ECCP2CON_CCP2M1 0x02
2752 #define _ECCP2CON_CCP2M2 0x04
2753 #define _ECCP2CON_CCP2M3 0x08
2754 #define _ECCP2CON_DC2B0 0x10
2755 #define _ECCP2CON_CCP2Y 0x10
2756 #define _ECCP2CON_DC2B1 0x20
2757 #define _ECCP2CON_CCP2X 0x20
2759 //==============================================================================
2762 //==============================================================================
2765 extern __at(0x0F98) __sfr CM1CON0
;
2806 extern __at(0x0F98) volatile __CM1CON0bits_t CM1CON0bits
;
2824 //==============================================================================
2827 //==============================================================================
2830 extern __at(0x0F99) __sfr CM2CON0
;
2871 extern __at(0x0F99) volatile __CM2CON0bits_t CM2CON0bits
;
2873 #define _CM2CON0_C2CH0 0x01
2874 #define _CM2CON0_CCH0 0x01
2875 #define _CM2CON0_C2CH1 0x02
2876 #define _CM2CON0_CCH1 0x02
2877 #define _CM2CON0_C2R 0x04
2878 #define _CM2CON0_CREF 0x04
2879 #define _CM2CON0_C2SP 0x08
2880 #define _CM2CON0_C2POL 0x10
2881 #define _CM2CON0_CPOL 0x10
2882 #define _CM2CON0_C2OE 0x20
2883 #define _CM2CON0_COE 0x20
2884 #define _CM2CON0_C2OUT 0x40
2885 #define _CM2CON0_COUT2 0x40
2886 #define _CM2CON0_C2ON 0x80
2887 #define _CM2CON0_CON 0x80
2889 //==============================================================================
2892 //==============================================================================
2895 extern __at(0x0F9A) __sfr CM2CON1
;
2899 unsigned C2SYNC
: 1;
2900 unsigned C1SYNC
: 1;
2903 unsigned C2RSEL
: 1;
2904 unsigned C1RSEL
: 1;
2905 unsigned MC2OUT
: 1;
2906 unsigned MC1OUT
: 1;
2909 extern __at(0x0F9A) volatile __CM2CON1bits_t CM2CON1bits
;
2911 #define _C2SYNC 0x01
2912 #define _C1SYNC 0x02
2915 #define _C2RSEL 0x10
2916 #define _C1RSEL 0x20
2917 #define _MC2OUT 0x40
2918 #define _MC1OUT 0x80
2920 //==============================================================================
2923 //==============================================================================
2926 extern __at(0x0F9B) __sfr OSCTUNE
;
2939 unsigned SPLLMULT
: 1;
2949 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2958 #define _SPLLMULT 0x80
2960 //==============================================================================
2963 //==============================================================================
2966 extern __at(0x0F9C) __sfr HLVDCON
;
2972 unsigned HLVDL0
: 1;
2973 unsigned HLVDL1
: 1;
2974 unsigned HLVDL2
: 1;
2975 unsigned HLVDL3
: 1;
2976 unsigned HLVDEN
: 1;
2979 unsigned VDIRMAG
: 1;
2989 extern __at(0x0F9C) volatile __HLVDCONbits_t HLVDCONbits
;
2991 #define _HLVDL0 0x01
2992 #define _HLVDL1 0x02
2993 #define _HLVDL2 0x04
2994 #define _HLVDL3 0x08
2995 #define _HLVDEN 0x10
2998 #define _VDIRMAG 0x80
3000 //==============================================================================
3003 //==============================================================================
3006 extern __at(0x0F9D) __sfr PIE1
;
3012 unsigned TMR1IE
: 1;
3013 unsigned TMR2IE
: 1;
3014 unsigned CCP1IE
: 1;
3027 unsigned SSP1IE
: 1;
3035 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3037 #define _TMR1IE 0x01
3038 #define _TMR2IE 0x02
3039 #define _CCP1IE 0x04
3041 #define _SSP1IE 0x08
3050 //==============================================================================
3053 //==============================================================================
3056 extern __at(0x0F9E) __sfr PIR1
;
3062 unsigned TMR1IF
: 1;
3063 unsigned TMR2IF
: 1;
3064 unsigned CCP1IF
: 1;
3077 unsigned SSP1IF
: 1;
3085 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3087 #define _TMR1IF 0x01
3088 #define _TMR2IF 0x02
3089 #define _CCP1IF 0x04
3091 #define _SSP1IF 0x08
3100 //==============================================================================
3103 //==============================================================================
3106 extern __at(0x0F9F) __sfr IPR1
;
3112 unsigned TMR1IP
: 1;
3113 unsigned TMR2IP
: 1;
3114 unsigned CCP1IP
: 1;
3127 unsigned SSP1IP
: 1;
3135 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3137 #define _TMR1IP 0x01
3138 #define _TMR2IP 0x02
3139 #define _CCP1IP 0x04
3141 #define _SSP1IP 0x08
3150 //==============================================================================
3153 //==============================================================================
3156 extern __at(0x0FA0) __sfr PIE2
;
3162 unsigned CCP2IE
: 1;
3163 unsigned TMR3IE
: 1;
3164 unsigned HLVDIE
: 1;
3169 unsigned OSCFIE
: 1;
3177 unsigned BCL1IE
: 1;
3185 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3187 #define _CCP2IE 0x01
3188 #define _TMR3IE 0x02
3189 #define _HLVDIE 0x04
3192 #define _BCL1IE 0x08
3198 #define _OSCFIE 0x80
3200 //==============================================================================
3203 //==============================================================================
3206 extern __at(0x0FA1) __sfr PIR2
;
3212 unsigned CCP2IF
: 1;
3213 unsigned TMR3IF
: 1;
3214 unsigned HLVDIF
: 1;
3219 unsigned OSCFIF
: 1;
3227 unsigned BCL1IF
: 1;
3235 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3237 #define _CCP2IF 0x01
3238 #define _TMR3IF 0x02
3239 #define _HLVDIF 0x04
3242 #define _BCL1IF 0x08
3248 #define _OSCFIF 0x80
3250 //==============================================================================
3253 //==============================================================================
3256 extern __at(0x0FA2) __sfr IPR2
;
3262 unsigned CCP2IP
: 1;
3263 unsigned TMR3IP
: 1;
3264 unsigned HLVDIP
: 1;
3269 unsigned OSCFIP
: 1;
3277 unsigned BCL1IP
: 1;
3285 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3287 #define _CCP2IP 0x01
3288 #define _TMR3IP 0x02
3289 #define _HLVDIP 0x04
3292 #define _BCL1IP 0x08
3298 #define _OSCFIP 0x80
3300 //==============================================================================
3303 //==============================================================================
3306 extern __at(0x0FA3) __sfr PIE3
;
3310 unsigned TMR1GIE
: 1;
3311 unsigned TMR3GIE
: 1;
3313 unsigned CTMUIE
: 1;
3320 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3322 #define _TMR1GIE 0x01
3323 #define _TMR3GIE 0x02
3325 #define _CTMUIE 0x08
3327 //==============================================================================
3330 //==============================================================================
3333 extern __at(0x0FA4) __sfr PIR3
;
3337 unsigned TMR1GIF
: 1;
3338 unsigned TMR3GIF
: 1;
3340 unsigned CTMUIF
: 1;
3347 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3349 #define _TMR1GIF 0x01
3350 #define _TMR3GIF 0x02
3352 #define _CTMUIF 0x08
3354 //==============================================================================
3357 //==============================================================================
3360 extern __at(0x0FA5) __sfr IPR3
;
3364 unsigned TMR1GIP
: 1;
3365 unsigned TMR3GIP
: 1;
3367 unsigned CTMUIP
: 1;
3374 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3376 #define _TMR1GIP 0x01
3377 #define _TMR3GIP 0x02
3379 #define _CTMUIP 0x08
3381 //==============================================================================
3384 //==============================================================================
3387 extern __at(0x0FA6) __sfr EECON1
;
3401 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3411 //==============================================================================
3413 extern __at(0x0FA7) __sfr EECON2
;
3414 extern __at(0x0FA8) __sfr EEDATA
;
3415 extern __at(0x0FA9) __sfr EEADR
;
3417 //==============================================================================
3420 extern __at(0x0FAB) __sfr RCSTA
;
3449 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3461 //==============================================================================
3464 //==============================================================================
3467 extern __at(0x0FAB) __sfr RCSTA1
;
3496 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3498 #define _RCSTA1_RX9D 0x01
3499 #define _RCSTA1_OERR 0x02
3500 #define _RCSTA1_FERR 0x04
3501 #define _RCSTA1_ADDEN 0x08
3502 #define _RCSTA1_ADEN 0x08
3503 #define _RCSTA1_CREN 0x10
3504 #define _RCSTA1_SREN 0x20
3505 #define _RCSTA1_RX9 0x40
3506 #define _RCSTA1_SPEN 0x80
3508 //==============================================================================
3511 //==============================================================================
3514 extern __at(0x0FAC) __sfr TXSTA
;
3528 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3539 //==============================================================================
3542 //==============================================================================
3545 extern __at(0x0FAC) __sfr TXSTA1
;
3559 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3561 #define _TXSTA1_TX9D 0x01
3562 #define _TXSTA1_TRMT 0x02
3563 #define _TXSTA1_BRGH 0x04
3564 #define _TXSTA1_SENDB 0x08
3565 #define _TXSTA1_SYNC 0x10
3566 #define _TXSTA1_TXEN 0x20
3567 #define _TXSTA1_TX9 0x40
3568 #define _TXSTA1_CSRC 0x80
3570 //==============================================================================
3572 extern __at(0x0FAD) __sfr TXREG
;
3573 extern __at(0x0FAD) __sfr TXREG1
;
3574 extern __at(0x0FAE) __sfr RCREG
;
3575 extern __at(0x0FAE) __sfr RCREG1
;
3577 //==============================================================================
3580 extern __at(0x0FAF) __sfr SPBRG
;
3594 extern __at(0x0FAF) volatile __SPBRGbits_t SPBRGbits
;
3605 //==============================================================================
3608 //==============================================================================
3611 extern __at(0x0FAF) __sfr SPBRG1
;
3625 extern __at(0x0FAF) volatile __SPBRG1bits_t SPBRG1bits
;
3627 #define _SPBRG1_BRG0 0x01
3628 #define _SPBRG1_BRG1 0x02
3629 #define _SPBRG1_BRG2 0x04
3630 #define _SPBRG1_BRG3 0x08
3631 #define _SPBRG1_BRG4 0x10
3632 #define _SPBRG1_BRG5 0x20
3633 #define _SPBRG1_BRG6 0x40
3634 #define _SPBRG1_BRG7 0x80
3636 //==============================================================================
3639 //==============================================================================
3642 extern __at(0x0FB0) __sfr SPBRGH
;
3656 extern __at(0x0FB0) volatile __SPBRGHbits_t SPBRGHbits
;
3667 //==============================================================================
3670 //==============================================================================
3673 extern __at(0x0FB0) __sfr SPBRGH1
;
3687 extern __at(0x0FB0) volatile __SPBRGH1bits_t SPBRGH1bits
;
3689 #define _SPBRGH1_BRG8 0x01
3690 #define _SPBRGH1_BRG9 0x02
3691 #define _SPBRGH1_BRG10 0x04
3692 #define _SPBRGH1_BRG11 0x08
3693 #define _SPBRGH1_BRG12 0x10
3694 #define _SPBRGH1_BRG13 0x20
3695 #define _SPBRGH1_BRG14 0x40
3696 #define _SPBRGH1_BRG15 0x80
3698 //==============================================================================
3701 //==============================================================================
3704 extern __at(0x0FB1) __sfr T3CON
;
3710 unsigned TMR3ON
: 1;
3712 unsigned NOT_T3SYNC
: 1;
3713 unsigned SOSCEN
: 1;
3714 unsigned T3CKPS0
: 1;
3715 unsigned T3CKPS1
: 1;
3716 unsigned TMR3CS0
: 1;
3717 unsigned TMR3CS1
: 1;
3723 unsigned T3RD16
: 1;
3724 unsigned T3SYNC
: 1;
3725 unsigned T3SOSCEN
: 1;
3737 unsigned T3OSCEN
: 1;
3747 unsigned T3CKPS
: 2;
3754 unsigned TMR3CS
: 2;
3758 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3760 #define _T3CON_TMR3ON 0x01
3761 #define _T3CON_RD16 0x02
3762 #define _T3CON_T3RD16 0x02
3763 #define _T3CON_NOT_T3SYNC 0x04
3764 #define _T3CON_T3SYNC 0x04
3765 #define _T3CON_SOSCEN 0x08
3766 #define _T3CON_T3SOSCEN 0x08
3767 #define _T3CON_T3OSCEN 0x08
3768 #define _T3CON_T3CKPS0 0x10
3769 #define _T3CON_T3CKPS1 0x20
3770 #define _T3CON_TMR3CS0 0x40
3771 #define _T3CON_TMR3CS1 0x80
3773 //==============================================================================
3775 extern __at(0x0FB2) __sfr TMR3
;
3776 extern __at(0x0FB2) __sfr TMR3L
;
3777 extern __at(0x0FB3) __sfr TMR3H
;
3779 //==============================================================================
3782 extern __at(0x0FB4) __sfr T3GCON
;
3788 unsigned T3GSS0
: 1;
3789 unsigned T3GSS1
: 1;
3790 unsigned T3GVAL
: 1;
3791 unsigned T3GGO_NOT_T3DONE
: 1;
3792 unsigned T3GSPM
: 1;
3794 unsigned T3GPOL
: 1;
3795 unsigned TMR3GE
: 1;
3815 unsigned NOT_T3DONE
: 1;
3827 unsigned T3DONE
: 1;
3839 unsigned T3GGO_NOT_DONE
: 1;
3853 extern __at(0x0FB4) volatile __T3GCONbits_t T3GCONbits
;
3855 #define _T3GSS0 0x01
3856 #define _T3GSS1 0x02
3857 #define _T3GVAL 0x04
3858 #define _T3GGO_NOT_T3DONE 0x08
3860 #define _NOT_T3DONE 0x08
3861 #define _T3DONE 0x08
3862 #define _T3GGO_NOT_DONE 0x08
3863 #define _T3GSPM 0x10
3865 #define _T3GPOL 0x40
3866 #define _TMR3GE 0x80
3868 //==============================================================================
3871 //==============================================================================
3874 extern __at(0x0FB5) __sfr ACTCON
;
3881 unsigned ACTORS
: 1;
3883 unsigned ACTLOCK
: 1;
3884 unsigned ACTSRC
: 1;
3895 unsigned STLOCK
: 1;
3911 unsigned ACTSEL
: 1;
3915 extern __at(0x0FB5) volatile __ACTCONbits_t ACTCONbits
;
3917 #define _ACTORS 0x02
3920 #define _ACTLOCK 0x08
3921 #define _STLOCK 0x08
3922 #define _ACTSRC 0x10
3929 #define _ACTSEL 0x80
3931 //==============================================================================
3934 //==============================================================================
3937 extern __at(0x0FB5) __sfr STCON
;
3944 unsigned ACTORS
: 1;
3946 unsigned ACTLOCK
: 1;
3947 unsigned ACTSRC
: 1;
3958 unsigned STLOCK
: 1;
3974 unsigned ACTSEL
: 1;
3978 extern __at(0x0FB5) volatile __STCONbits_t STCONbits
;
3980 #define _STCON_ACTORS 0x02
3981 #define _STCON_STOR 0x02
3982 #define _STCON_ACTOR 0x02
3983 #define _STCON_ACTLOCK 0x08
3984 #define _STCON_STLOCK 0x08
3985 #define _STCON_ACTSRC 0x10
3986 #define _STCON_STSRC 0x10
3987 #define _STCON_ACTUD 0x40
3988 #define _STCON_STUD 0x40
3989 #define _STCON_ACTD 0x40
3990 #define _STCON_ACTEN 0x80
3991 #define _STCON_STEN 0x80
3992 #define _STCON_ACTSEL 0x80
3994 //==============================================================================
3997 //==============================================================================
4000 extern __at(0x0FB6) __sfr ECCP1AS
;
4006 unsigned PSS1BD0
: 1;
4007 unsigned PSS1BD1
: 1;
4008 unsigned PSS1AC0
: 1;
4009 unsigned PSS1AC1
: 1;
4010 unsigned ECCP1AS0
: 1;
4011 unsigned ECCP1AS1
: 1;
4012 unsigned ECCP1AS2
: 1;
4013 unsigned ECCP1ASE
: 1;
4018 unsigned PSSBD0
: 1;
4019 unsigned PSSBD1
: 1;
4020 unsigned PSSAC0
: 1;
4021 unsigned PSSAC1
: 1;
4025 unsigned CCP1ASE
: 1;
4036 unsigned PSS1BD
: 2;
4050 unsigned PSS1AC
: 2;
4057 unsigned ECCP1AS
: 3;
4062 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
4064 #define _PSS1BD0 0x01
4065 #define _PSSBD0 0x01
4066 #define _PSS1BD1 0x02
4067 #define _PSSBD1 0x02
4068 #define _PSS1AC0 0x04
4069 #define _PSSAC0 0x04
4070 #define _PSS1AC1 0x08
4071 #define _PSSAC1 0x08
4072 #define _ECCP1AS0 0x10
4073 #define _ECCP1AS1 0x20
4074 #define _ECCP1AS2 0x40
4075 #define _ECCP1ASE 0x80
4076 #define _CCP1ASE 0x80
4078 //==============================================================================
4081 //==============================================================================
4084 extern __at(0x0FB7) __sfr ECCP1DEL
;
4097 unsigned P1RSEN
: 1;
4109 unsigned PR1SEN
: 1;
4119 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
4128 #define _P1RSEN 0x80
4129 #define _PR1SEN 0x80
4131 //==============================================================================
4134 //==============================================================================
4137 extern __at(0x0FB7) __sfr PWM1CON
;
4150 unsigned P1RSEN
: 1;
4162 unsigned PR1SEN
: 1;
4172 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
4174 #define _PWM1CON_PDC0 0x01
4175 #define _PWM1CON_PDC1 0x02
4176 #define _PWM1CON_PDC2 0x04
4177 #define _PWM1CON_PDC3 0x08
4178 #define _PWM1CON_PDC4 0x10
4179 #define _PWM1CON_PDC5 0x20
4180 #define _PWM1CON_PDC6 0x40
4181 #define _PWM1CON_P1RSEN 0x80
4182 #define _PWM1CON_PR1SEN 0x80
4184 //==============================================================================
4187 //==============================================================================
4190 extern __at(0x0FB8) __sfr BAUDCON
;
4203 unsigned ABDOVF
: 1;
4231 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
4243 #define _ABDOVF 0x80
4245 //==============================================================================
4248 //==============================================================================
4251 extern __at(0x0FB8) __sfr BAUDCON1
;
4264 unsigned ABDOVF
: 1;
4292 extern __at(0x0FB8) volatile __BAUDCON1bits_t BAUDCON1bits
;
4294 #define _BAUDCON1_ABDEN 0x01
4295 #define _BAUDCON1_WUE 0x02
4296 #define _BAUDCON1_BRG16 0x08
4297 #define _BAUDCON1_TXCKP 0x10
4298 #define _BAUDCON1_CKTXP 0x10
4299 #define _BAUDCON1_SCKP 0x10
4300 #define _BAUDCON1_RXDTP 0x20
4301 #define _BAUDCON1_DTRXP 0x20
4302 #define _BAUDCON1_RCIDL 0x40
4303 #define _BAUDCON1_RCMT 0x40
4304 #define _BAUDCON1_ABDOVF 0x80
4306 //==============================================================================
4309 //==============================================================================
4312 extern __at(0x0FB9) __sfr PSTR1CON
;
4322 unsigned STRSYNC
: 1;
4334 unsigned STR1SYNC
: 1;
4341 extern __at(0x0FB9) volatile __PSTR1CONbits_t PSTR1CONbits
;
4351 #define _STRSYNC 0x10
4352 #define _STR1SYNC 0x10
4354 //==============================================================================
4357 //==============================================================================
4360 extern __at(0x0FBA) __sfr T2CON
;
4366 unsigned T2CKPS0
: 1;
4367 unsigned T2CKPS1
: 1;
4368 unsigned TMR2ON
: 1;
4369 unsigned T2OUTPS0
: 1;
4370 unsigned T2OUTPS1
: 1;
4371 unsigned T2OUTPS2
: 1;
4372 unsigned T2OUTPS3
: 1;
4378 unsigned T2CKPS
: 2;
4385 unsigned T2OUTPS
: 4;
4390 extern __at(0x0FBA) volatile __T2CONbits_t T2CONbits
;
4392 #define _T2CKPS0 0x01
4393 #define _T2CKPS1 0x02
4394 #define _TMR2ON 0x04
4395 #define _T2OUTPS0 0x08
4396 #define _T2OUTPS1 0x10
4397 #define _T2OUTPS2 0x20
4398 #define _T2OUTPS3 0x40
4400 //==============================================================================
4402 extern __at(0x0FBB) __sfr PR2
;
4403 extern __at(0x0FBC) __sfr TMR2
;
4405 //==============================================================================
4408 extern __at(0x0FBD) __sfr CCP1CON
;
4414 unsigned CCP1M0
: 1;
4415 unsigned CCP1M1
: 1;
4416 unsigned CCP1M2
: 1;
4417 unsigned CCP1M3
: 1;
4456 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4458 #define _CCP1M0 0x01
4459 #define _CCP1M1 0x02
4460 #define _CCP1M2 0x04
4461 #define _CCP1M3 0x08
4469 //==============================================================================
4472 //==============================================================================
4475 extern __at(0x0FBD) __sfr ECCP1CON
;
4481 unsigned CCP1M0
: 1;
4482 unsigned CCP1M1
: 1;
4483 unsigned CCP1M2
: 1;
4484 unsigned CCP1M3
: 1;
4523 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4525 #define _ECCP1CON_CCP1M0 0x01
4526 #define _ECCP1CON_CCP1M1 0x02
4527 #define _ECCP1CON_CCP1M2 0x04
4528 #define _ECCP1CON_CCP1M3 0x08
4529 #define _ECCP1CON_DC1B0 0x10
4530 #define _ECCP1CON_CCP1Y 0x10
4531 #define _ECCP1CON_DC1B1 0x20
4532 #define _ECCP1CON_CCP1X 0x20
4533 #define _ECCP1CON_P1M0 0x40
4534 #define _ECCP1CON_P1M1 0x80
4536 //==============================================================================
4538 extern __at(0x0FBE) __sfr CCPR1
;
4539 extern __at(0x0FBE) __sfr CCPR1L
;
4540 extern __at(0x0FBF) __sfr CCPR1H
;
4542 //==============================================================================
4545 extern __at(0x0FC0) __sfr ADCON2
;
4575 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4585 //==============================================================================
4588 //==============================================================================
4591 extern __at(0x0FC1) __sfr ADCON1
;
4597 unsigned NVCFG0
: 1;
4598 unsigned NVCFG1
: 1;
4599 unsigned PVCFG0
: 1;
4600 unsigned PVCFG1
: 1;
4604 unsigned TRIGSEL
: 1;
4621 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4623 #define _NVCFG0 0x01
4624 #define _NVCFG1 0x02
4625 #define _PVCFG0 0x04
4626 #define _PVCFG1 0x08
4627 #define _TRIGSEL 0x80
4629 //==============================================================================
4632 //==============================================================================
4635 extern __at(0x0FC2) __sfr ADCON0
;
4642 unsigned GO_NOT_DONE
: 1;
4678 unsigned NOT_DONE
: 1;
4688 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4691 #define _GO_NOT_DONE 0x02
4694 #define _NOT_DONE 0x02
4696 //==============================================================================
4698 extern __at(0x0FC3) __sfr ADRESL
;
4699 extern __at(0x0FC4) __sfr ADRESH
;
4701 //==============================================================================
4704 extern __at(0x0FC5) __sfr SSP1CON2
;
4714 unsigned ACKSTAT
: 1;
4718 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4726 #define _ACKSTAT 0x40
4729 //==============================================================================
4732 //==============================================================================
4735 extern __at(0x0FC5) __sfr SSPCON2
;
4745 unsigned ACKSTAT
: 1;
4749 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4751 #define _SSPCON2_SEN 0x01
4752 #define _SSPCON2_RSEN 0x02
4753 #define _SSPCON2_PEN 0x04
4754 #define _SSPCON2_RCEN 0x08
4755 #define _SSPCON2_ACKEN 0x10
4756 #define _SSPCON2_ACKDT 0x20
4757 #define _SSPCON2_ACKSTAT 0x40
4758 #define _SSPCON2_GCEN 0x80
4760 //==============================================================================
4763 //==============================================================================
4766 extern __at(0x0FC6) __sfr SSP1CON1
;
4789 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4800 //==============================================================================
4803 //==============================================================================
4806 extern __at(0x0FC6) __sfr SSPCON
;
4829 extern __at(0x0FC6) volatile __SSPCONbits_t SSPCONbits
;
4831 #define _SSPCON_SSPM0 0x01
4832 #define _SSPCON_SSPM1 0x02
4833 #define _SSPCON_SSPM2 0x04
4834 #define _SSPCON_SSPM3 0x08
4835 #define _SSPCON_CKP 0x10
4836 #define _SSPCON_SSPEN 0x20
4837 #define _SSPCON_SSPOV 0x40
4838 #define _SSPCON_WCOL 0x80
4840 //==============================================================================
4843 //==============================================================================
4846 extern __at(0x0FC6) __sfr SSPCON1
;
4869 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4871 #define _SSPCON1_SSPM0 0x01
4872 #define _SSPCON1_SSPM1 0x02
4873 #define _SSPCON1_SSPM2 0x04
4874 #define _SSPCON1_SSPM3 0x08
4875 #define _SSPCON1_CKP 0x10
4876 #define _SSPCON1_SSPEN 0x20
4877 #define _SSPCON1_SSPOV 0x40
4878 #define _SSPCON1_WCOL 0x80
4880 //==============================================================================
4883 //==============================================================================
4886 extern __at(0x0FC7) __sfr SSP1STAT
;
4892 unsigned R_NOT_W
: 1;
4895 unsigned D_NOT_A
: 1;
4900 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4904 #define _R_NOT_W 0x04
4907 #define _D_NOT_A 0x20
4911 //==============================================================================
4914 //==============================================================================
4917 extern __at(0x0FC7) __sfr SSPSTAT
;
4923 unsigned R_NOT_W
: 1;
4926 unsigned D_NOT_A
: 1;
4931 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4933 #define _SSPSTAT_BF 0x01
4934 #define _SSPSTAT_UA 0x02
4935 #define _SSPSTAT_R_NOT_W 0x04
4936 #define _SSPSTAT_S 0x08
4937 #define _SSPSTAT_P 0x10
4938 #define _SSPSTAT_D_NOT_A 0x20
4939 #define _SSPSTAT_CKE 0x40
4940 #define _SSPSTAT_SMP 0x80
4942 //==============================================================================
4945 //==============================================================================
4948 extern __at(0x0FC8) __sfr SSP1ADD
;
4952 unsigned SSP1ADD0
: 1;
4953 unsigned SSP1ADD1
: 1;
4954 unsigned SSP1ADD2
: 1;
4955 unsigned SSP1ADD3
: 1;
4956 unsigned SSP1ADD4
: 1;
4957 unsigned SSP1ADD5
: 1;
4958 unsigned SSP1ADD6
: 1;
4959 unsigned SSP1ADD7
: 1;
4962 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
4964 #define _SSP1ADD0 0x01
4965 #define _SSP1ADD1 0x02
4966 #define _SSP1ADD2 0x04
4967 #define _SSP1ADD3 0x08
4968 #define _SSP1ADD4 0x10
4969 #define _SSP1ADD5 0x20
4970 #define _SSP1ADD6 0x40
4971 #define _SSP1ADD7 0x80
4973 //==============================================================================
4976 //==============================================================================
4979 extern __at(0x0FC8) __sfr SSPADD
;
4983 unsigned SSP1ADD0
: 1;
4984 unsigned SSP1ADD1
: 1;
4985 unsigned SSP1ADD2
: 1;
4986 unsigned SSP1ADD3
: 1;
4987 unsigned SSP1ADD4
: 1;
4988 unsigned SSP1ADD5
: 1;
4989 unsigned SSP1ADD6
: 1;
4990 unsigned SSP1ADD7
: 1;
4993 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
4995 #define _SSPADD_SSP1ADD0 0x01
4996 #define _SSPADD_SSP1ADD1 0x02
4997 #define _SSPADD_SSP1ADD2 0x04
4998 #define _SSPADD_SSP1ADD3 0x08
4999 #define _SSPADD_SSP1ADD4 0x10
5000 #define _SSPADD_SSP1ADD5 0x20
5001 #define _SSPADD_SSP1ADD6 0x40
5002 #define _SSPADD_SSP1ADD7 0x80
5004 //==============================================================================
5006 extern __at(0x0FC9) __sfr SSP1BUF
;
5007 extern __at(0x0FC9) __sfr SSPBUF
;
5009 //==============================================================================
5012 extern __at(0x0FCA) __sfr SSP1MSK
;
5016 unsigned SSP1MSK0
: 1;
5017 unsigned SSP1MSK1
: 1;
5018 unsigned SSP1MSK2
: 1;
5019 unsigned SSP1MSK3
: 1;
5020 unsigned SSP1MSK4
: 1;
5021 unsigned SSP1MSK5
: 1;
5022 unsigned SSP1MSK6
: 1;
5023 unsigned SSP1MSK7
: 1;
5026 extern __at(0x0FCA) volatile __SSP1MSKbits_t SSP1MSKbits
;
5028 #define _SSP1MSK0 0x01
5029 #define _SSP1MSK1 0x02
5030 #define _SSP1MSK2 0x04
5031 #define _SSP1MSK3 0x08
5032 #define _SSP1MSK4 0x10
5033 #define _SSP1MSK5 0x20
5034 #define _SSP1MSK6 0x40
5035 #define _SSP1MSK7 0x80
5037 //==============================================================================
5040 //==============================================================================
5043 extern __at(0x0FCA) __sfr SSPMSK
;
5047 unsigned SSP1MSK0
: 1;
5048 unsigned SSP1MSK1
: 1;
5049 unsigned SSP1MSK2
: 1;
5050 unsigned SSP1MSK3
: 1;
5051 unsigned SSP1MSK4
: 1;
5052 unsigned SSP1MSK5
: 1;
5053 unsigned SSP1MSK6
: 1;
5054 unsigned SSP1MSK7
: 1;
5057 extern __at(0x0FCA) volatile __SSPMSKbits_t SSPMSKbits
;
5059 #define _SSPMSK_SSP1MSK0 0x01
5060 #define _SSPMSK_SSP1MSK1 0x02
5061 #define _SSPMSK_SSP1MSK2 0x04
5062 #define _SSPMSK_SSP1MSK3 0x08
5063 #define _SSPMSK_SSP1MSK4 0x10
5064 #define _SSPMSK_SSP1MSK5 0x20
5065 #define _SSPMSK_SSP1MSK6 0x40
5066 #define _SSPMSK_SSP1MSK7 0x80
5068 //==============================================================================
5071 //==============================================================================
5074 extern __at(0x0FCB) __sfr SSP1CON3
;
5085 unsigned ACKTIM
: 1;
5088 extern __at(0x0FCB) volatile __SSP1CON3bits_t SSP1CON3bits
;
5097 #define _ACKTIM 0x80
5099 //==============================================================================
5102 //==============================================================================
5105 extern __at(0x0FCB) __sfr SSPCON3
;
5116 unsigned ACKTIM
: 1;
5119 extern __at(0x0FCB) volatile __SSPCON3bits_t SSPCON3bits
;
5121 #define _SSPCON3_DHEN 0x01
5122 #define _SSPCON3_AHEN 0x02
5123 #define _SSPCON3_SBCDE 0x04
5124 #define _SSPCON3_SDAHT 0x08
5125 #define _SSPCON3_BOEN 0x10
5126 #define _SSPCON3_SCIE 0x20
5127 #define _SSPCON3_PCIE 0x40
5128 #define _SSPCON3_ACKTIM 0x80
5130 //==============================================================================
5133 //==============================================================================
5136 extern __at(0x0FCC) __sfr T1GCON
;
5142 unsigned T1GSS0
: 1;
5143 unsigned T1GSS1
: 1;
5144 unsigned T1GVAL
: 1;
5145 unsigned T1GGO_NOT_T1DONE
: 1;
5146 unsigned T1GSPM
: 1;
5148 unsigned T1GPOL
: 1;
5149 unsigned TMR1GE
: 1;
5169 unsigned NOT_T1DONE
: 1;
5181 unsigned T1DONE
: 1;
5193 unsigned T1GGO_NOT_DONE
: 1;
5207 extern __at(0x0FCC) volatile __T1GCONbits_t T1GCONbits
;
5209 #define _T1GSS0 0x01
5210 #define _T1GSS1 0x02
5211 #define _T1GVAL 0x04
5212 #define _T1GGO_NOT_T1DONE 0x08
5214 #define _NOT_T1DONE 0x08
5215 #define _T1DONE 0x08
5216 #define _T1GGO_NOT_DONE 0x08
5217 #define _T1GSPM 0x10
5219 #define _T1GPOL 0x40
5220 #define _TMR1GE 0x80
5222 //==============================================================================
5225 //==============================================================================
5228 extern __at(0x0FCD) __sfr T1CON
;
5234 unsigned TMR1ON
: 1;
5236 unsigned NOT_T1SYNC
: 1;
5237 unsigned SOSCEN
: 1;
5238 unsigned T1CKPS0
: 1;
5239 unsigned T1CKPS1
: 1;
5240 unsigned TMR1CS0
: 1;
5241 unsigned TMR1CS1
: 1;
5247 unsigned T1RD16
: 1;
5248 unsigned T1SYNC
: 1;
5249 unsigned T1SOSCEN
: 1;
5261 unsigned T1OSCEN
: 1;
5271 unsigned T1CKPS
: 2;
5278 unsigned TMR1CS
: 2;
5282 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5284 #define _TMR1ON 0x01
5286 #define _T1RD16 0x02
5287 #define _NOT_T1SYNC 0x04
5288 #define _T1SYNC 0x04
5289 #define _SOSCEN 0x08
5290 #define _T1SOSCEN 0x08
5291 #define _T1OSCEN 0x08
5292 #define _T1CKPS0 0x10
5293 #define _T1CKPS1 0x20
5294 #define _TMR1CS0 0x40
5295 #define _TMR1CS1 0x80
5297 //==============================================================================
5299 extern __at(0x0FCE) __sfr TMR1
;
5300 extern __at(0x0FCE) __sfr TMR1L
;
5301 extern __at(0x0FCF) __sfr TMR1H
;
5303 //==============================================================================
5306 extern __at(0x0FD0) __sfr RCON
;
5312 unsigned NOT_BOR
: 1;
5313 unsigned NOT_POR
: 1;
5314 unsigned NOT_PD
: 1;
5315 unsigned NOT_TO
: 1;
5316 unsigned NOT_RI
: 1;
5318 unsigned SBOREN
: 1;
5335 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5337 #define _NOT_BOR 0x01
5339 #define _NOT_POR 0x02
5341 #define _NOT_PD 0x04
5343 #define _NOT_TO 0x08
5345 #define _NOT_RI 0x10
5347 #define _SBOREN 0x40
5350 //==============================================================================
5353 //==============================================================================
5356 extern __at(0x0FD1) __sfr WDTCON
;
5362 unsigned SWDTEN
: 1;
5385 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
5387 #define _SWDTEN 0x01
5390 //==============================================================================
5393 //==============================================================================
5396 extern __at(0x0FD2) __sfr OSCCON2
;
5400 unsigned LFIOFS
: 1;
5401 unsigned HFIOFR
: 1;
5403 unsigned SOSCGO
: 1;
5405 unsigned INTSRC
: 1;
5406 unsigned SOSCRUN
: 1;
5407 unsigned PLLRDY
: 1;
5410 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
5412 #define _LFIOFS 0x01
5413 #define _HFIOFR 0x02
5415 #define _SOSCGO 0x08
5417 #define _INTSRC 0x20
5418 #define _SOSCRUN 0x40
5419 #define _PLLRDY 0x80
5421 //==============================================================================
5424 //==============================================================================
5427 extern __at(0x0FD3) __sfr OSCCON
;
5435 unsigned HFIOFS
: 1;
5469 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5473 #define _HFIOFS 0x04
5481 //==============================================================================
5484 //==============================================================================
5487 extern __at(0x0FD5) __sfr T0CON
;
5499 unsigned T08BIT
: 1;
5500 unsigned TMR0ON
: 1;
5510 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5518 #define _T08BIT 0x40
5519 #define _TMR0ON 0x80
5521 //==============================================================================
5523 extern __at(0x0FD6) __sfr TMR0
;
5524 extern __at(0x0FD6) __sfr TMR0L
;
5525 extern __at(0x0FD7) __sfr TMR0H
;
5527 //==============================================================================
5530 extern __at(0x0FD8) __sfr STATUS
;
5544 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5552 //==============================================================================
5554 extern __at(0x0FD9) __sfr FSR2L
;
5555 extern __at(0x0FDA) __sfr FSR2H
;
5556 extern __at(0x0FDB) __sfr PLUSW2
;
5557 extern __at(0x0FDC) __sfr PREINC2
;
5558 extern __at(0x0FDD) __sfr POSTDEC2
;
5559 extern __at(0x0FDE) __sfr POSTINC2
;
5560 extern __at(0x0FDF) __sfr INDF2
;
5561 extern __at(0x0FE0) __sfr BSR
;
5562 extern __at(0x0FE1) __sfr FSR1L
;
5563 extern __at(0x0FE2) __sfr FSR1H
;
5564 extern __at(0x0FE3) __sfr PLUSW1
;
5565 extern __at(0x0FE4) __sfr PREINC1
;
5566 extern __at(0x0FE5) __sfr POSTDEC1
;
5567 extern __at(0x0FE6) __sfr POSTINC1
;
5568 extern __at(0x0FE7) __sfr INDF1
;
5569 extern __at(0x0FE8) __sfr WREG
;
5570 extern __at(0x0FE9) __sfr FSR0L
;
5571 extern __at(0x0FEA) __sfr FSR0H
;
5572 extern __at(0x0FEB) __sfr PLUSW0
;
5573 extern __at(0x0FEC) __sfr PREINC0
;
5574 extern __at(0x0FED) __sfr POSTDEC0
;
5575 extern __at(0x0FEE) __sfr POSTINC0
;
5576 extern __at(0x0FEF) __sfr INDF0
;
5578 //==============================================================================
5581 extern __at(0x0FF0) __sfr INTCON3
;
5587 unsigned INT1IF
: 1;
5588 unsigned INT2IF
: 1;
5590 unsigned INT1IE
: 1;
5591 unsigned INT2IE
: 1;
5593 unsigned INT1IP
: 1;
5594 unsigned INT2IP
: 1;
5610 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5612 #define _INT1IF 0x01
5614 #define _INT2IF 0x02
5616 #define _INT1IE 0x08
5618 #define _INT2IE 0x10
5620 #define _INT1IP 0x40
5622 #define _INT2IP 0x80
5625 //==============================================================================
5628 //==============================================================================
5631 extern __at(0x0FF1) __sfr INTCON2
;
5639 unsigned TMR0IP
: 1;
5641 unsigned INTEDG2
: 1;
5642 unsigned INTEDG1
: 1;
5643 unsigned INTEDG0
: 1;
5644 unsigned NOT_RBPU
: 1;
5660 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5663 #define _TMR0IP 0x04
5665 #define _INTEDG2 0x10
5666 #define _INTEDG1 0x20
5667 #define _INTEDG0 0x40
5668 #define _NOT_RBPU 0x80
5671 //==============================================================================
5674 //==============================================================================
5677 extern __at(0x0FF2) __sfr INTCON
;
5684 unsigned INT0IF
: 1;
5685 unsigned TMR0IF
: 1;
5687 unsigned INT0IE
: 1;
5688 unsigned TMR0IE
: 1;
5689 unsigned PEIE_GIEL
: 1;
5690 unsigned GIE_GIEH
: 1;
5718 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5721 #define _INT0IF 0x02
5723 #define _TMR0IF 0x04
5726 #define _INT0IE 0x10
5728 #define _TMR0IE 0x20
5730 #define _PEIE_GIEL 0x40
5733 #define _GIE_GIEH 0x80
5737 //==============================================================================
5739 extern __at(0x0FF3) __sfr PROD
;
5740 extern __at(0x0FF3) __sfr PRODL
;
5741 extern __at(0x0FF4) __sfr PRODH
;
5742 extern __at(0x0FF5) __sfr TABLAT
;
5743 extern __at(0x0FF6) __sfr TBLPTR
;
5744 extern __at(0x0FF6) __sfr TBLPTRL
;
5745 extern __at(0x0FF7) __sfr TBLPTRH
;
5746 extern __at(0x0FF8) __sfr TBLPTRU
;
5747 extern __at(0x0FF9) __sfr PC
;
5748 extern __at(0x0FF9) __sfr PCL
;
5749 extern __at(0x0FFA) __sfr PCLATH
;
5750 extern __at(0x0FFB) __sfr PCLATU
;
5752 //==============================================================================
5755 extern __at(0x0FFC) __sfr STKPTR
;
5767 unsigned STKUNF
: 1;
5768 unsigned STKFUL
: 1;
5780 unsigned STKOVF
: 1;
5790 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5797 #define _STKUNF 0x40
5798 #define _STKFUL 0x80
5799 #define _STKOVF 0x80
5801 //==============================================================================
5803 extern __at(0x0FFD) __sfr TOS
;
5804 extern __at(0x0FFD) __sfr TOSL
;
5805 extern __at(0x0FFE) __sfr TOSH
;
5806 extern __at(0x0FFF) __sfr TOSU
;
5808 //==============================================================================
5810 // Configuration Bits
5812 //==============================================================================
5814 #define __CONFIG1L 0x300000
5815 #define __CONFIG1H 0x300001
5816 #define __CONFIG2L 0x300002
5817 #define __CONFIG2H 0x300003
5818 #define __CONFIG3H 0x300005
5819 #define __CONFIG4L 0x300006
5820 #define __CONFIG5L 0x300008
5821 #define __CONFIG5H 0x300009
5822 #define __CONFIG6L 0x30000A
5823 #define __CONFIG6H 0x30000B
5824 #define __CONFIG7L 0x30000C
5825 #define __CONFIG7H 0x30000D
5827 //----------------------------- CONFIG1L Options -------------------------------
5829 #define _PLLSEL_PLL4X_1L 0xFE // 4x clock multiplier.
5830 #define _PLLSEL_PLL3X_1L 0xFF // 3x clock multiplier.
5831 #define _CFGPLLEN_OFF_1L 0xFD // PLL Disabled (firmware controlled).
5832 #define _CFGPLLEN_ON_1L 0xFF // PLL Enabled.
5833 #define _CPUDIV_NOCLKDIV_1L 0xE7 // CPU uses system clock (no divide).
5834 #define _CPUDIV_CLKDIV2_1L 0xEF // CPU uses system clock divided by 2.
5835 #define _CPUDIV_CLKDIV3_1L 0xF7 // CPU uses system clock divided by 3.
5836 #define _CPUDIV_CLKDIV6_1L 0xFF // CPU uses system clock divided by 6.
5837 #define _LS48MHZ_SYS24X4_1L 0xDF // System clock at 24 MHz, USB clock divider is set to 4.
5838 #define _LS48MHZ_SYS48X8_1L 0xFF // System clock at 48 MHz, USB clock divider is set to 8.
5840 //----------------------------- CONFIG1H Options -------------------------------
5842 #define _FOSC_LP_1H 0xF0 // LP oscillator.
5843 #define _FOSC_XT_1H 0xF1 // XT oscillator.
5844 #define _FOSC_HSH_1H 0xF2 // HS oscillator, high power 16MHz to 25MHz.
5845 #define _FOSC_HSM_1H 0xF3 // HS oscillator, medium power 4MHz to 16MHz.
5846 #define _FOSC_ECHCLKO_1H 0xF4 // EC oscillator, high power 16MHz to 48MHz, clock output on OSC2.
5847 #define _FOSC_ECHIO_1H 0xF5 // EC oscillator, high power 16MHz to 48MHz.
5848 #define _FOSC_RCCLKO_1H 0xF6 // External RC oscillator, clock output on OSC2.
5849 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
5850 #define _FOSC_INTOSCIO_1H 0xF8 // Internal oscillator.
5851 #define _FOSC_INTOSCCLKO_1H 0xF9 // Internal oscillator, clock output on OSC2.
5852 #define _FOSC_ECMCLKO_1H 0xFA // EC oscillator, medium power 4MHz to 16MHz, clock output on OSC2.
5853 #define _FOSC_ECMIO_1H 0xFB // EC oscillator, medium power 4MHz to 16MHz.
5854 #define _FOSC_ECLCLKO_1H 0xFC // EC oscillator, low power <4MHz, clock output on OSC2.
5855 #define _FOSC_ECLIO_1H 0xFD // EC oscillator, low power <4MHz.
5856 #define _PCLKEN_OFF_1H 0xDF // Primary oscillator shutdown firmware controlled.
5857 #define _PCLKEN_ON_1H 0xFF // Primary oscillator enabled.
5858 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
5859 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
5860 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
5861 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
5863 //----------------------------- CONFIG2L Options -------------------------------
5865 #define _nPWRTEN_ON_2L 0xFE // Power up timer enabled.
5866 #define _nPWRTEN_OFF_2L 0xFF // Power up timer disabled.
5867 #define _BOREN_OFF_2L 0xF9 // BOR disabled in hardware (SBOREN is ignored).
5868 #define _BOREN_ON_2L 0xFB // BOR controlled by firmware (SBOREN is enabled).
5869 #define _BOREN_NOSLP_2L 0xFD // BOR enabled in hardware, disabled in Sleep mode (SBOREN is ignored).
5870 #define _BOREN_SBORDIS_2L 0xFF // BOR enabled in hardware (SBOREN is ignored).
5871 #define _BORV_285_2L 0xE7 // BOR set to 2.85V nominal.
5872 #define _BORV_250_2L 0xEF // BOR set to 2.5V nominal.
5873 #define _BORV_220_2L 0xF7 // BOR set to 2.2V nominal.
5874 #define _BORV_190_2L 0xFF // BOR set to 1.9V nominal.
5875 #define _nLPBOR_ON_2L 0xBF // Low-Power Brown-out Reset enabled.
5876 #define _nLPBOR_OFF_2L 0xFF // Low-Power Brown-out Reset disabled.
5878 //----------------------------- CONFIG2H Options -------------------------------
5880 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware (SWDTEN ignored).
5881 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled in hardware, disabled in Sleep mode (SWDTEN ignored).
5882 #define _WDTEN_SWON_2H 0xFE // WDT controlled by firmware (SWDTEN enabled).
5883 #define _WDTEN_ON_2H 0xFF // WDT enabled in hardware (SWDTEN ignored).
5884 #define _WDTPS_1_2H 0xC3 // 1:1.
5885 #define _WDTPS_2_2H 0xC7 // 1:2.
5886 #define _WDTPS_4_2H 0xCB // 1:4.
5887 #define _WDTPS_8_2H 0xCF // 1:8.
5888 #define _WDTPS_16_2H 0xD3 // 1:16.
5889 #define _WDTPS_32_2H 0xD7 // 1:32.
5890 #define _WDTPS_64_2H 0xDB // 1:64.
5891 #define _WDTPS_128_2H 0xDF // 1:128.
5892 #define _WDTPS_256_2H 0xE3 // 1:256.
5893 #define _WDTPS_512_2H 0xE7 // 1:512.
5894 #define _WDTPS_1024_2H 0xEB // 1:1024.
5895 #define _WDTPS_2048_2H 0xEF // 1:2048.
5896 #define _WDTPS_4096_2H 0xF3 // 1:4096.
5897 #define _WDTPS_8192_2H 0xF7 // 1:8192.
5898 #define _WDTPS_16384_2H 0xFB // 1:16384.
5899 #define _WDTPS_32768_2H 0xFF // 1:32768.
5901 //----------------------------- CONFIG3H Options -------------------------------
5903 #define _CCP2MX_RB3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
5904 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
5905 #define _PBADEN_OFF_3H 0xFD // PORTB<5:0> pins are configured as digital I/O on Reset.
5906 #define _PBADEN_ON_3H 0xFF // PORTB<5:0> pins are configured as analog input channels on Reset.
5907 #define _T3CMX_RB5_3H 0xEF // T3CKI function is on RB5.
5908 #define _T3CMX_RC0_3H 0xFF // T3CKI function is on RC0.
5909 #define _SDOMX_RC7_3H 0xBF // SDO function is on RC7.
5910 #define _SDOMX_RB3_3H 0xFF // SDO function is on RB3.
5911 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; external MCLR disabled.
5912 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input disabled.
5914 //----------------------------- CONFIG4L Options -------------------------------
5916 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
5917 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
5918 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
5919 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled if MCLRE is also 1.
5920 #define _ICPRT_OFF_4L 0xDF // ICPORT disabled.
5921 #define _ICPRT_ON_4L 0xFF // ICPORT enabled.
5922 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled.
5923 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
5924 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
5925 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
5927 //----------------------------- CONFIG5L Options -------------------------------
5929 #define _CP0_ON_5L 0xFE // Block 0 is code-protected.
5930 #define _CP0_OFF_5L 0xFF // Block 0 is not code-protected.
5931 #define _CP1_ON_5L 0xFD // Block 1 is code-protected.
5932 #define _CP1_OFF_5L 0xFF // Block 1 is not code-protected.
5933 #define _CP2_ON_5L 0xFB // Block 2 is code-protected.
5934 #define _CP2_OFF_5L 0xFF // Block 2 is not code-protected.
5935 #define _CP3_ON_5L 0xF7 // Block 3 is code-protected.
5936 #define _CP3_OFF_5L 0xFF // Block 3 is not code-protected.
5938 //----------------------------- CONFIG5H Options -------------------------------
5940 #define _CPB_ON_5H 0xBF // Boot block is code-protected.
5941 #define _CPB_OFF_5H 0xFF // Boot block is not code-protected.
5942 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
5943 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
5945 //----------------------------- CONFIG6L Options -------------------------------
5947 #define _WRT0_ON_6L 0xFE // Block 0 (0800-1FFFh) is write-protected.
5948 #define _WRT0_OFF_6L 0xFF // Block 0 (0800-1FFFh) is not write-protected.
5949 #define _WRT1_ON_6L 0xFD // Block 1 (2000-3FFFh) is write-protected.
5950 #define _WRT1_OFF_6L 0xFF // Block 1 (2000-3FFFh) is not write-protected.
5951 #define _WRT2_ON_6L 0xFB // Block 2 (04000-5FFFh) is write-protected.
5952 #define _WRT2_OFF_6L 0xFF // Block 2 (04000-5FFFh) is not write-protected.
5953 #define _WRT3_ON_6L 0xF7 // Block 3 (06000-7FFFh) is write-protected.
5954 #define _WRT3_OFF_6L 0xFF // Block 3 (06000-7FFFh) is not write-protected.
5956 //----------------------------- CONFIG6H Options -------------------------------
5958 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
5959 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
5960 #define _WRTB_ON_6H 0xBF // Boot block (0000-7FFh) is write-protected.
5961 #define _WRTB_OFF_6H 0xFF // Boot block (0000-7FFh) is not write-protected.
5962 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
5963 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
5965 //----------------------------- CONFIG7L Options -------------------------------
5967 #define _EBTR0_ON_7L 0xFE // Block 0 is protected from table reads executed in other blocks.
5968 #define _EBTR0_OFF_7L 0xFF // Block 0 is not protected from table reads executed in other blocks.
5969 #define _EBTR1_ON_7L 0xFD // Block 1 is protected from table reads executed in other blocks.
5970 #define _EBTR1_OFF_7L 0xFF // Block 1 is not protected from table reads executed in other blocks.
5971 #define _EBTR2_ON_7L 0xFB // Block 2 is protected from table reads executed in other blocks.
5972 #define _EBTR2_OFF_7L 0xFF // Block 2 is not protected from table reads executed in other blocks.
5973 #define _EBTR3_ON_7L 0xF7 // Block 3 is protected from table reads executed in other blocks.
5974 #define _EBTR3_OFF_7L 0xFF // Block 3 is not protected from table reads executed in other blocks.
5976 //----------------------------- CONFIG7H Options -------------------------------
5978 #define _EBTRB_ON_7H 0xBF // Boot block is protected from table reads executed in other blocks.
5979 #define _EBTRB_OFF_7H 0xFF // Boot block is not protected from table reads executed in other blocks.
5981 //==============================================================================
5983 #define __DEVID1 0x3FFFFE
5984 #define __DEVID2 0x3FFFFF
5986 #define __IDLOC0 0x200000
5987 #define __IDLOC1 0x200001
5988 #define __IDLOC2 0x200002
5989 #define __IDLOC3 0x200003
5990 #define __IDLOC4 0x200004
5991 #define __IDLOC5 0x200005
5992 #define __IDLOC6 0x200006
5993 #define __IDLOC7 0x200007
5995 #endif // #ifndef __PIC18LF45K50_H__