2 * This declarations of the PIC18LF4620 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:05 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF4620_H__
26 #define __PIC18LF4620_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_RA1 0x02
121 #define _PORTA_RA2 0x04
122 #define _PORTA_RA3 0x08
123 #define _PORTA_RA4 0x10
124 #define _PORTA_T0CKI 0x10
125 #define _PORTA_RA5 0x20
126 #define _PORTA_AN4 0x20
127 #define _PORTA_SS 0x20
128 #define _PORTA_NOT_SS 0x20
129 #define _PORTA_LVDIN 0x20
130 #define _PORTA_HLVDIN 0x20
131 #define _PORTA_RA6 0x40
132 #define _PORTA_RA7 0x80
134 //==============================================================================
137 //==============================================================================
140 extern __at(0x0F81) __sfr PORTB
;
193 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
195 #define _PORTB_RB0 0x01
196 #define _PORTB_INT0 0x01
197 #define _PORTB_AN12 0x01
198 #define _PORTB_RB1 0x02
199 #define _PORTB_INT1 0x02
200 #define _PORTB_AN10 0x02
201 #define _PORTB_RB2 0x04
202 #define _PORTB_INT2 0x04
203 #define _PORTB_AN8 0x04
204 #define _PORTB_RB3 0x08
205 #define _PORTB_CCP2 0x08
206 #define _PORTB_AN9 0x08
207 #define _PORTB_RB4 0x10
208 #define _PORTB_KBI0 0x10
209 #define _PORTB_AN11 0x10
210 #define _PORTB_RB5 0x20
211 #define _PORTB_KBI1 0x20
212 #define _PORTB_PGM 0x20
213 #define _PORTB_RB6 0x40
214 #define _PORTB_KBI2 0x40
215 #define _PORTB_PGC 0x40
216 #define _PORTB_RB7 0x80
217 #define _PORTB_KBI3 0x80
218 #define _PORTB_PGD 0x80
220 //==============================================================================
223 //==============================================================================
226 extern __at(0x0F82) __sfr PORTC
;
279 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
281 #define _PORTC_RC0 0x01
282 #define _PORTC_T1OSO 0x01
283 #define _PORTC_T13CKI 0x01
284 #define _PORTC_T1CKI 0x01
285 #define _PORTC_RC1 0x02
286 #define _PORTC_T1OSI 0x02
287 #define _PORTC_CCP2 0x02
288 #define _PORTC_RC2 0x04
289 #define _PORTC_CCP1 0x04
290 #define _PORTC_RC3 0x08
291 #define _PORTC_SCK 0x08
292 #define _PORTC_SCL 0x08
293 #define _PORTC_RC4 0x10
294 #define _PORTC_SDI 0x10
295 #define _PORTC_SDA 0x10
296 #define _PORTC_RC5 0x20
297 #define _PORTC_SDO 0x20
298 #define _PORTC_RC6 0x40
299 #define _PORTC_TX 0x40
300 #define _PORTC_CK 0x40
301 #define _PORTC_RC7 0x80
302 #define _PORTC_RX 0x80
304 //==============================================================================
307 //==============================================================================
310 extern __at(0x0F83) __sfr PORTD
;
351 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
353 #define _PORTD_RD0 0x01
354 #define _PORTD_PSP0 0x01
355 #define _PORTD_RD1 0x02
356 #define _PORTD_PSP1 0x02
357 #define _PORTD_RD2 0x04
358 #define _PORTD_PSP2 0x04
359 #define _PORTD_RD3 0x08
360 #define _PORTD_PSP3 0x08
361 #define _PORTD_RD4 0x10
362 #define _PORTD_PSP4 0x10
363 #define _PORTD_RD5 0x20
364 #define _PORTD_PSP5 0x20
365 #define _PORTD_P1B 0x20
366 #define _PORTD_RD6 0x40
367 #define _PORTD_PSP6 0x40
368 #define _PORTD_P1C 0x40
369 #define _PORTD_RD7 0x80
370 #define _PORTD_PSP7 0x80
371 #define _PORTD_P1D 0x80
373 //==============================================================================
376 //==============================================================================
379 extern __at(0x0F84) __sfr PORTE
;
412 unsigned NOT_MCLR
: 1;
438 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
440 #define _PORTE_RE0 0x01
441 #define _PORTE_RD 0x01
442 #define _PORTE_NOT_RD 0x01
443 #define _PORTE_AN5 0x01
444 #define _PORTE_RE1 0x02
445 #define _PORTE_WR 0x02
446 #define _PORTE_NOT_WR 0x02
447 #define _PORTE_AN6 0x02
448 #define _PORTE_RE2 0x04
449 #define _PORTE_CS 0x04
450 #define _PORTE_NOT_CS 0x04
451 #define _PORTE_AN7 0x04
452 #define _PORTE_RE3 0x08
453 #define _PORTE_MCLR 0x08
454 #define _PORTE_NOT_MCLR 0x08
455 #define _PORTE_VPP 0x08
457 //==============================================================================
460 //==============================================================================
463 extern __at(0x0F89) __sfr LATA
;
477 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
488 //==============================================================================
491 //==============================================================================
494 extern __at(0x0F8A) __sfr LATB
;
508 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F8B) __sfr LATC
;
539 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
550 //==============================================================================
553 //==============================================================================
556 extern __at(0x0F8C) __sfr LATD
;
570 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
581 //==============================================================================
584 //==============================================================================
587 extern __at(0x0F8D) __sfr LATE
;
610 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
616 //==============================================================================
619 //==============================================================================
622 extern __at(0x0F92) __sfr DDRA
;
651 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
670 //==============================================================================
673 //==============================================================================
676 extern __at(0x0F92) __sfr TRISA
;
705 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
707 #define _TRISA_TRISA0 0x01
708 #define _TRISA_RA0 0x01
709 #define _TRISA_TRISA1 0x02
710 #define _TRISA_RA1 0x02
711 #define _TRISA_TRISA2 0x04
712 #define _TRISA_RA2 0x04
713 #define _TRISA_TRISA3 0x08
714 #define _TRISA_RA3 0x08
715 #define _TRISA_TRISA4 0x10
716 #define _TRISA_RA4 0x10
717 #define _TRISA_TRISA5 0x20
718 #define _TRISA_RA5 0x20
719 #define _TRISA_TRISA6 0x40
720 #define _TRISA_RA6 0x40
721 #define _TRISA_TRISA7 0x80
722 #define _TRISA_RA7 0x80
724 //==============================================================================
727 //==============================================================================
730 extern __at(0x0F93) __sfr DDRB
;
759 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
778 //==============================================================================
781 //==============================================================================
784 extern __at(0x0F93) __sfr TRISB
;
813 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
815 #define _TRISB_TRISB0 0x01
816 #define _TRISB_RB0 0x01
817 #define _TRISB_TRISB1 0x02
818 #define _TRISB_RB1 0x02
819 #define _TRISB_TRISB2 0x04
820 #define _TRISB_RB2 0x04
821 #define _TRISB_TRISB3 0x08
822 #define _TRISB_RB3 0x08
823 #define _TRISB_TRISB4 0x10
824 #define _TRISB_RB4 0x10
825 #define _TRISB_TRISB5 0x20
826 #define _TRISB_RB5 0x20
827 #define _TRISB_TRISB6 0x40
828 #define _TRISB_RB6 0x40
829 #define _TRISB_TRISB7 0x80
830 #define _TRISB_RB7 0x80
832 //==============================================================================
835 //==============================================================================
838 extern __at(0x0F94) __sfr DDRC
;
867 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
886 //==============================================================================
889 //==============================================================================
892 extern __at(0x0F94) __sfr TRISC
;
921 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
923 #define _TRISC_TRISC0 0x01
924 #define _TRISC_RC0 0x01
925 #define _TRISC_TRISC1 0x02
926 #define _TRISC_RC1 0x02
927 #define _TRISC_TRISC2 0x04
928 #define _TRISC_RC2 0x04
929 #define _TRISC_TRISC3 0x08
930 #define _TRISC_RC3 0x08
931 #define _TRISC_TRISC4 0x10
932 #define _TRISC_RC4 0x10
933 #define _TRISC_TRISC5 0x20
934 #define _TRISC_RC5 0x20
935 #define _TRISC_TRISC6 0x40
936 #define _TRISC_RC6 0x40
937 #define _TRISC_TRISC7 0x80
938 #define _TRISC_RC7 0x80
940 //==============================================================================
943 //==============================================================================
946 extern __at(0x0F95) __sfr DDRD
;
975 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
994 //==============================================================================
997 //==============================================================================
1000 extern __at(0x0F95) __sfr TRISD
;
1006 unsigned TRISD0
: 1;
1007 unsigned TRISD1
: 1;
1008 unsigned TRISD2
: 1;
1009 unsigned TRISD3
: 1;
1010 unsigned TRISD4
: 1;
1011 unsigned TRISD5
: 1;
1012 unsigned TRISD6
: 1;
1013 unsigned TRISD7
: 1;
1029 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1031 #define _TRISD_TRISD0 0x01
1032 #define _TRISD_RD0 0x01
1033 #define _TRISD_TRISD1 0x02
1034 #define _TRISD_RD1 0x02
1035 #define _TRISD_TRISD2 0x04
1036 #define _TRISD_RD2 0x04
1037 #define _TRISD_TRISD3 0x08
1038 #define _TRISD_RD3 0x08
1039 #define _TRISD_TRISD4 0x10
1040 #define _TRISD_RD4 0x10
1041 #define _TRISD_TRISD5 0x20
1042 #define _TRISD_RD5 0x20
1043 #define _TRISD_TRISD6 0x40
1044 #define _TRISD_RD6 0x40
1045 #define _TRISD_TRISD7 0x80
1046 #define _TRISD_RD7 0x80
1048 //==============================================================================
1051 //==============================================================================
1054 extern __at(0x0F96) __sfr DDRE
;
1060 unsigned TRISE0
: 1;
1061 unsigned TRISE1
: 1;
1062 unsigned TRISE2
: 1;
1064 unsigned PSPMODE
: 1;
1095 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1097 #define _TRISE0 0x01
1099 #define _TRISE1 0x02
1101 #define _TRISE2 0x04
1103 #define _PSPMODE 0x10
1108 //==============================================================================
1111 //==============================================================================
1114 extern __at(0x0F96) __sfr TRISE
;
1120 unsigned TRISE0
: 1;
1121 unsigned TRISE1
: 1;
1122 unsigned TRISE2
: 1;
1124 unsigned PSPMODE
: 1;
1155 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1157 #define _TRISE_TRISE0 0x01
1158 #define _TRISE_RE0 0x01
1159 #define _TRISE_TRISE1 0x02
1160 #define _TRISE_RE1 0x02
1161 #define _TRISE_TRISE2 0x04
1162 #define _TRISE_RE2 0x04
1163 #define _TRISE_PSPMODE 0x10
1164 #define _TRISE_IBOV 0x20
1165 #define _TRISE_OBF 0x40
1166 #define _TRISE_IBF 0x80
1168 //==============================================================================
1171 //==============================================================================
1174 extern __at(0x0F9B) __sfr OSCTUNE
;
1187 unsigned INTSRC
: 1;
1197 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1205 #define _INTSRC 0x80
1207 //==============================================================================
1210 //==============================================================================
1213 extern __at(0x0F9D) __sfr PIE1
;
1217 unsigned TMR1IE
: 1;
1218 unsigned TMR2IE
: 1;
1219 unsigned CCP1IE
: 1;
1227 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1229 #define _TMR1IE 0x01
1230 #define _TMR2IE 0x02
1231 #define _CCP1IE 0x04
1238 //==============================================================================
1241 //==============================================================================
1244 extern __at(0x0F9E) __sfr PIR1
;
1248 unsigned TMR1IF
: 1;
1249 unsigned TMR2IF
: 1;
1250 unsigned CCP1IF
: 1;
1258 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1260 #define _TMR1IF 0x01
1261 #define _TMR2IF 0x02
1262 #define _CCP1IF 0x04
1269 //==============================================================================
1272 //==============================================================================
1275 extern __at(0x0F9F) __sfr IPR1
;
1279 unsigned TMR1IP
: 1;
1280 unsigned TMR2IP
: 1;
1281 unsigned CCP1IP
: 1;
1289 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1291 #define _TMR1IP 0x01
1292 #define _TMR2IP 0x02
1293 #define _CCP1IP 0x04
1300 //==============================================================================
1303 //==============================================================================
1306 extern __at(0x0FA0) __sfr PIE2
;
1312 unsigned CCP2IE
: 1;
1313 unsigned TMR3IE
: 1;
1314 unsigned HLVDIE
: 1;
1319 unsigned OSCFIE
: 1;
1335 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1337 #define _CCP2IE 0x01
1338 #define _TMR3IE 0x02
1339 #define _HLVDIE 0x04
1344 #define _OSCFIE 0x80
1346 //==============================================================================
1349 //==============================================================================
1352 extern __at(0x0FA1) __sfr PIR2
;
1358 unsigned CCP2IF
: 1;
1359 unsigned TMR3IF
: 1;
1360 unsigned HLVDIF
: 1;
1365 unsigned OSCFIF
: 1;
1381 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1383 #define _CCP2IF 0x01
1384 #define _TMR3IF 0x02
1385 #define _HLVDIF 0x04
1390 #define _OSCFIF 0x80
1392 //==============================================================================
1395 //==============================================================================
1398 extern __at(0x0FA2) __sfr IPR2
;
1404 unsigned CCP2IP
: 1;
1405 unsigned TMR3IP
: 1;
1406 unsigned HLVDIP
: 1;
1411 unsigned OSCFIP
: 1;
1427 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1429 #define _CCP2IP 0x01
1430 #define _TMR3IP 0x02
1431 #define _HLVDIP 0x04
1436 #define _OSCFIP 0x80
1438 //==============================================================================
1441 //==============================================================================
1444 extern __at(0x0FA6) __sfr EECON1
;
1458 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1468 //==============================================================================
1470 extern __at(0x0FA7) __sfr EECON2
;
1471 extern __at(0x0FA8) __sfr EEDATA
;
1472 extern __at(0x0FA9) __sfr EEADR
;
1473 extern __at(0x0FAA) __sfr EEADRH
;
1475 //==============================================================================
1478 extern __at(0x0FAB) __sfr RCSTA
;
1507 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1519 //==============================================================================
1522 //==============================================================================
1525 extern __at(0x0FAC) __sfr TXSTA
;
1539 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1550 //==============================================================================
1552 extern __at(0x0FAD) __sfr TXREG
;
1553 extern __at(0x0FAE) __sfr RCREG
;
1554 extern __at(0x0FAF) __sfr SPBRG
;
1555 extern __at(0x0FB0) __sfr SPBRGH
;
1557 //==============================================================================
1560 extern __at(0x0FB1) __sfr T3CON
;
1566 unsigned TMR3ON
: 1;
1567 unsigned TMR3CS
: 1;
1568 unsigned NOT_T3SYNC
: 1;
1569 unsigned T3CCP1
: 1;
1570 unsigned T3CKPS0
: 1;
1571 unsigned T3CKPS1
: 1;
1572 unsigned T3CCP2
: 1;
1580 unsigned T3SYNC
: 1;
1591 unsigned T3CKPS
: 2;
1596 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1598 #define _T3CON_TMR3ON 0x01
1599 #define _T3CON_TMR3CS 0x02
1600 #define _T3CON_NOT_T3SYNC 0x04
1601 #define _T3CON_T3SYNC 0x04
1602 #define _T3CON_T3CCP1 0x08
1603 #define _T3CON_T3CKPS0 0x10
1604 #define _T3CON_T3CKPS1 0x20
1605 #define _T3CON_T3CCP2 0x40
1606 #define _T3CON_RD16 0x80
1608 //==============================================================================
1610 extern __at(0x0FB2) __sfr TMR3
;
1611 extern __at(0x0FB2) __sfr TMR3L
;
1612 extern __at(0x0FB3) __sfr TMR3H
;
1614 //==============================================================================
1617 extern __at(0x0FB4) __sfr CMCON
;
1640 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1651 //==============================================================================
1654 //==============================================================================
1657 extern __at(0x0FB5) __sfr CVRCON
;
1680 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1691 //==============================================================================
1694 //==============================================================================
1697 extern __at(0x0FB6) __sfr ECCP1AS
;
1703 unsigned PSSBD0
: 1;
1704 unsigned PSSBD1
: 1;
1705 unsigned PSSAC0
: 1;
1706 unsigned PSSAC1
: 1;
1707 unsigned ECCPAS0
: 1;
1708 unsigned ECCPAS1
: 1;
1709 unsigned ECCPAS2
: 1;
1710 unsigned ECCPASE
: 1;
1729 unsigned ECCPAS
: 3;
1734 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1736 #define _PSSBD0 0x01
1737 #define _PSSBD1 0x02
1738 #define _PSSAC0 0x04
1739 #define _PSSAC1 0x08
1740 #define _ECCPAS0 0x10
1741 #define _ECCPAS1 0x20
1742 #define _ECCPAS2 0x40
1743 #define _ECCPASE 0x80
1745 //==============================================================================
1748 //==============================================================================
1751 extern __at(0x0FB7) __sfr PWM1CON
;
1774 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1785 //==============================================================================
1788 //==============================================================================
1791 extern __at(0x0FB8) __sfr BAUDCON
;
1804 unsigned ABDOVF
: 1;
1820 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1831 #define _ABDOVF 0x80
1833 //==============================================================================
1836 //==============================================================================
1839 extern __at(0x0FB8) __sfr BAUDCTL
;
1852 unsigned ABDOVF
: 1;
1868 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1870 #define _BAUDCTL_ABDEN 0x01
1871 #define _BAUDCTL_WUE 0x02
1872 #define _BAUDCTL_BRG16 0x08
1873 #define _BAUDCTL_TXCKP 0x10
1874 #define _BAUDCTL_SCKP 0x10
1875 #define _BAUDCTL_RXDTP 0x20
1876 #define _BAUDCTL_RXCKP 0x20
1877 #define _BAUDCTL_RCIDL 0x40
1878 #define _BAUDCTL_RCMT 0x40
1879 #define _BAUDCTL_ABDOVF 0x80
1881 //==============================================================================
1884 //==============================================================================
1887 extern __at(0x0FBA) __sfr CCP2CON
;
1893 unsigned CCP2M0
: 1;
1894 unsigned CCP2M1
: 1;
1895 unsigned CCP2M2
: 1;
1896 unsigned CCP2M3
: 1;
1929 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1931 #define _CCP2M0 0x01
1932 #define _CCP2M1 0x02
1933 #define _CCP2M2 0x04
1934 #define _CCP2M3 0x08
1940 //==============================================================================
1942 extern __at(0x0FBB) __sfr CCPR2
;
1943 extern __at(0x0FBB) __sfr CCPR2L
;
1944 extern __at(0x0FBC) __sfr CCPR2H
;
1946 //==============================================================================
1949 extern __at(0x0FBD) __sfr CCP1CON
;
1955 unsigned CCP1M0
: 1;
1956 unsigned CCP1M1
: 1;
1957 unsigned CCP1M2
: 1;
1958 unsigned CCP1M3
: 1;
1997 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1999 #define _CCP1M0 0x01
2000 #define _CCP1M1 0x02
2001 #define _CCP1M2 0x04
2002 #define _CCP1M3 0x08
2010 //==============================================================================
2012 extern __at(0x0FBE) __sfr CCPR1
;
2013 extern __at(0x0FBE) __sfr CCPR1L
;
2014 extern __at(0x0FBF) __sfr CCPR1H
;
2016 //==============================================================================
2019 extern __at(0x0FC0) __sfr ADCON2
;
2049 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2059 //==============================================================================
2062 //==============================================================================
2065 extern __at(0x0FC1) __sfr ADCON1
;
2095 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2104 //==============================================================================
2107 //==============================================================================
2110 extern __at(0x0FC2) __sfr ADCON0
;
2117 unsigned GO_NOT_DONE
: 1;
2153 unsigned NOT_DONE
: 1;
2165 unsigned GO_DONE
: 1;
2182 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2185 #define _GO_NOT_DONE 0x02
2188 #define _NOT_DONE 0x02
2189 #define _GO_DONE 0x02
2195 //==============================================================================
2197 extern __at(0x0FC3) __sfr ADRES
;
2198 extern __at(0x0FC3) __sfr ADRESL
;
2199 extern __at(0x0FC4) __sfr ADRESH
;
2201 //==============================================================================
2204 extern __at(0x0FC5) __sfr SSPCON2
;
2214 unsigned ACKSTAT
: 1;
2218 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2226 #define _ACKSTAT 0x40
2229 //==============================================================================
2232 //==============================================================================
2235 extern __at(0x0FC6) __sfr SSPCON1
;
2258 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2269 //==============================================================================
2272 //==============================================================================
2275 extern __at(0x0FC7) __sfr SSPSTAT
;
2283 unsigned R_NOT_W
: 1;
2286 unsigned D_NOT_A
: 1;
2331 unsigned NOT_WRITE
: 1;
2334 unsigned NOT_ADDRESS
: 1;
2340 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2344 #define _R_NOT_W 0x04
2348 #define _NOT_WRITE 0x04
2351 #define _D_NOT_A 0x20
2355 #define _NOT_ADDRESS 0x20
2359 //==============================================================================
2361 extern __at(0x0FC8) __sfr SSPADD
;
2362 extern __at(0x0FC9) __sfr SSPBUF
;
2364 //==============================================================================
2367 extern __at(0x0FCA) __sfr T2CON
;
2373 unsigned T2CKPS0
: 1;
2374 unsigned T2CKPS1
: 1;
2375 unsigned TMR2ON
: 1;
2376 unsigned T2OUTPS0
: 1;
2377 unsigned T2OUTPS1
: 1;
2378 unsigned T2OUTPS2
: 1;
2379 unsigned T2OUTPS3
: 1;
2385 unsigned T2CKPS
: 2;
2392 unsigned T2OUTPS
: 4;
2397 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2399 #define _T2CKPS0 0x01
2400 #define _T2CKPS1 0x02
2401 #define _TMR2ON 0x04
2402 #define _T2OUTPS0 0x08
2403 #define _T2OUTPS1 0x10
2404 #define _T2OUTPS2 0x20
2405 #define _T2OUTPS3 0x40
2407 //==============================================================================
2409 extern __at(0x0FCB) __sfr PR2
;
2410 extern __at(0x0FCC) __sfr TMR2
;
2412 //==============================================================================
2415 extern __at(0x0FCD) __sfr T1CON
;
2421 unsigned TMR1ON
: 1;
2422 unsigned TMR1CS
: 1;
2423 unsigned NOT_T1SYNC
: 1;
2424 unsigned T1OSCEN
: 1;
2425 unsigned T1CKPS0
: 1;
2426 unsigned T1CKPS1
: 1;
2435 unsigned T1SYNC
: 1;
2446 unsigned T1CKPS
: 2;
2451 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2453 #define _TMR1ON 0x01
2454 #define _TMR1CS 0x02
2455 #define _NOT_T1SYNC 0x04
2456 #define _T1SYNC 0x04
2457 #define _T1OSCEN 0x08
2458 #define _T1CKPS0 0x10
2459 #define _T1CKPS1 0x20
2463 //==============================================================================
2465 extern __at(0x0FCE) __sfr TMR1
;
2466 extern __at(0x0FCE) __sfr TMR1L
;
2467 extern __at(0x0FCF) __sfr TMR1H
;
2469 //==============================================================================
2472 extern __at(0x0FD0) __sfr RCON
;
2478 unsigned NOT_BOR
: 1;
2479 unsigned NOT_POR
: 1;
2480 unsigned NOT_PD
: 1;
2481 unsigned NOT_TO
: 1;
2482 unsigned NOT_RI
: 1;
2484 unsigned SBOREN
: 1;
2501 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2503 #define _NOT_BOR 0x01
2505 #define _NOT_POR 0x02
2507 #define _NOT_PD 0x04
2509 #define _NOT_TO 0x08
2511 #define _NOT_RI 0x10
2513 #define _SBOREN 0x40
2516 //==============================================================================
2519 //==============================================================================
2522 extern __at(0x0FD1) __sfr WDTCON
;
2528 unsigned SWDTEN
: 1;
2551 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2553 #define _SWDTEN 0x01
2556 //==============================================================================
2559 //==============================================================================
2562 extern __at(0x0FD2) __sfr HLVDCON
;
2568 unsigned HLVDL0
: 1;
2569 unsigned HLVDL1
: 1;
2570 unsigned HLVDL2
: 1;
2571 unsigned HLVDL3
: 1;
2572 unsigned HLVDEN
: 1;
2575 unsigned VDIRMAG
: 1;
2621 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2623 #define _HLVDL0 0x01
2626 #define _HLVDL1 0x02
2629 #define _HLVDL2 0x04
2632 #define _HLVDL3 0x08
2635 #define _HLVDEN 0x10
2640 #define _VDIRMAG 0x80
2642 //==============================================================================
2645 //==============================================================================
2648 extern __at(0x0FD2) __sfr LVDCON
;
2654 unsigned HLVDL0
: 1;
2655 unsigned HLVDL1
: 1;
2656 unsigned HLVDL2
: 1;
2657 unsigned HLVDL3
: 1;
2658 unsigned HLVDEN
: 1;
2661 unsigned VDIRMAG
: 1;
2707 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2709 #define _LVDCON_HLVDL0 0x01
2710 #define _LVDCON_LVDL0 0x01
2711 #define _LVDCON_LVV0 0x01
2712 #define _LVDCON_HLVDL1 0x02
2713 #define _LVDCON_LVDL1 0x02
2714 #define _LVDCON_LVV1 0x02
2715 #define _LVDCON_HLVDL2 0x04
2716 #define _LVDCON_LVDL2 0x04
2717 #define _LVDCON_LVV2 0x04
2718 #define _LVDCON_HLVDL3 0x08
2719 #define _LVDCON_LVDL3 0x08
2720 #define _LVDCON_LVV3 0x08
2721 #define _LVDCON_HLVDEN 0x10
2722 #define _LVDCON_LVDEN 0x10
2723 #define _LVDCON_IVRST 0x20
2724 #define _LVDCON_IRVST 0x20
2725 #define _LVDCON_BGST 0x20
2726 #define _LVDCON_VDIRMAG 0x80
2728 //==============================================================================
2731 //==============================================================================
2734 extern __at(0x0FD3) __sfr OSCCON
;
2764 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2775 //==============================================================================
2778 //==============================================================================
2781 extern __at(0x0FD5) __sfr T0CON
;
2793 unsigned T08BIT
: 1;
2794 unsigned TMR0ON
: 1;
2805 unsigned T016BIT
: 1;
2816 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2824 #define _T08BIT 0x40
2825 #define _T016BIT 0x40
2826 #define _TMR0ON 0x80
2828 //==============================================================================
2830 extern __at(0x0FD6) __sfr TMR0
;
2831 extern __at(0x0FD6) __sfr TMR0L
;
2832 extern __at(0x0FD7) __sfr TMR0H
;
2834 //==============================================================================
2837 extern __at(0x0FD8) __sfr STATUS
;
2851 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2859 //==============================================================================
2861 extern __at(0x0FD9) __sfr FSR2L
;
2862 extern __at(0x0FDA) __sfr FSR2H
;
2863 extern __at(0x0FDB) __sfr PLUSW2
;
2864 extern __at(0x0FDC) __sfr PREINC2
;
2865 extern __at(0x0FDD) __sfr POSTDEC2
;
2866 extern __at(0x0FDE) __sfr POSTINC2
;
2867 extern __at(0x0FDF) __sfr INDF2
;
2868 extern __at(0x0FE0) __sfr BSR
;
2869 extern __at(0x0FE1) __sfr FSR1L
;
2870 extern __at(0x0FE2) __sfr FSR1H
;
2871 extern __at(0x0FE3) __sfr PLUSW1
;
2872 extern __at(0x0FE4) __sfr PREINC1
;
2873 extern __at(0x0FE5) __sfr POSTDEC1
;
2874 extern __at(0x0FE6) __sfr POSTINC1
;
2875 extern __at(0x0FE7) __sfr INDF1
;
2876 extern __at(0x0FE8) __sfr WREG
;
2877 extern __at(0x0FE9) __sfr FSR0L
;
2878 extern __at(0x0FEA) __sfr FSR0H
;
2879 extern __at(0x0FEB) __sfr PLUSW0
;
2880 extern __at(0x0FEC) __sfr PREINC0
;
2881 extern __at(0x0FED) __sfr POSTDEC0
;
2882 extern __at(0x0FEE) __sfr POSTINC0
;
2883 extern __at(0x0FEF) __sfr INDF0
;
2885 //==============================================================================
2888 extern __at(0x0FF0) __sfr INTCON3
;
2894 unsigned INT1IF
: 1;
2895 unsigned INT2IF
: 1;
2897 unsigned INT1IE
: 1;
2898 unsigned INT2IE
: 1;
2900 unsigned INT1IP
: 1;
2901 unsigned INT2IP
: 1;
2917 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2919 #define _INT1IF 0x01
2921 #define _INT2IF 0x02
2923 #define _INT1IE 0x08
2925 #define _INT2IE 0x10
2927 #define _INT1IP 0x40
2929 #define _INT2IP 0x80
2932 //==============================================================================
2935 //==============================================================================
2938 extern __at(0x0FF1) __sfr INTCON2
;
2946 unsigned TMR0IP
: 1;
2948 unsigned INTEDG2
: 1;
2949 unsigned INTEDG1
: 1;
2950 unsigned INTEDG0
: 1;
2951 unsigned NOT_RBPU
: 1;
2967 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2970 #define _TMR0IP 0x04
2971 #define _INTEDG2 0x10
2972 #define _INTEDG1 0x20
2973 #define _INTEDG0 0x40
2974 #define _NOT_RBPU 0x80
2977 //==============================================================================
2980 //==============================================================================
2983 extern __at(0x0FF2) __sfr INTCON
;
2990 unsigned INT0IF
: 1;
2991 unsigned TMR0IF
: 1;
2993 unsigned INT0IE
: 1;
2994 unsigned TMR0IE
: 1;
2995 unsigned PEIE_GIEL
: 1;
2996 unsigned GIE_GIEH
: 1;
3024 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3027 #define _INT0IF 0x02
3029 #define _TMR0IF 0x04
3032 #define _INT0IE 0x10
3034 #define _TMR0IE 0x20
3036 #define _PEIE_GIEL 0x40
3039 #define _GIE_GIEH 0x80
3043 //==============================================================================
3045 extern __at(0x0FF3) __sfr PROD
;
3046 extern __at(0x0FF3) __sfr PRODL
;
3047 extern __at(0x0FF4) __sfr PRODH
;
3048 extern __at(0x0FF5) __sfr TABLAT
;
3049 extern __at(0x0FF6) __sfr TBLPTR
;
3050 extern __at(0x0FF6) __sfr TBLPTRL
;
3051 extern __at(0x0FF7) __sfr TBLPTRH
;
3052 extern __at(0x0FF8) __sfr TBLPTRU
;
3053 extern __at(0x0FF9) __sfr PC
;
3054 extern __at(0x0FF9) __sfr PCL
;
3055 extern __at(0x0FFA) __sfr PCLATH
;
3056 extern __at(0x0FFB) __sfr PCLATU
;
3058 //==============================================================================
3061 extern __at(0x0FFC) __sfr STKPTR
;
3067 unsigned STKPTR0
: 1;
3068 unsigned STKPTR1
: 1;
3069 unsigned STKPTR2
: 1;
3070 unsigned STKPTR3
: 1;
3071 unsigned STKPTR4
: 1;
3073 unsigned STKUNF
: 1;
3074 unsigned STKFUL
: 1;
3086 unsigned STKOVF
: 1;
3097 unsigned STKPTR
: 5;
3102 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3104 #define _STKPTR0 0x01
3106 #define _STKPTR1 0x02
3108 #define _STKPTR2 0x04
3110 #define _STKPTR3 0x08
3112 #define _STKPTR4 0x10
3114 #define _STKUNF 0x40
3115 #define _STKFUL 0x80
3116 #define _STKOVF 0x80
3118 //==============================================================================
3120 extern __at(0x0FFD) __sfr TOS
;
3121 extern __at(0x0FFD) __sfr TOSL
;
3122 extern __at(0x0FFE) __sfr TOSH
;
3123 extern __at(0x0FFF) __sfr TOSU
;
3125 //==============================================================================
3127 // Configuration Bits
3129 //==============================================================================
3131 #define __CONFIG1H 0x300001
3132 #define __CONFIG2L 0x300002
3133 #define __CONFIG2H 0x300003
3134 #define __CONFIG3H 0x300005
3135 #define __CONFIG4L 0x300006
3136 #define __CONFIG5L 0x300008
3137 #define __CONFIG5H 0x300009
3138 #define __CONFIG6L 0x30000A
3139 #define __CONFIG6H 0x30000B
3140 #define __CONFIG7L 0x30000C
3141 #define __CONFIG7H 0x30000D
3143 //----------------------------- CONFIG1H Options -------------------------------
3145 #define _OSC_LP_1H 0xF0 // LP oscillator.
3146 #define _OSC_XT_1H 0xF1 // XT oscillator.
3147 #define _OSC_HS_1H 0xF2 // HS oscillator.
3148 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3149 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKOUT function on RA6.
3150 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
3151 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3152 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
3153 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3154 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKOUT function on RA6, port function on RA7.
3155 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3156 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3157 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3158 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3160 //----------------------------- CONFIG2L Options -------------------------------
3162 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3163 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3164 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3165 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3166 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3167 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3168 #define _BORV_0_2L 0xE7 // Maximum setting.
3169 #define _BORV_1_2L 0xEF
3170 #define _BORV_2_2L 0xF7
3171 #define _BORV_3_2L 0xFF // Minimum setting.
3173 //----------------------------- CONFIG2H Options -------------------------------
3175 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3176 #define _WDT_ON_2H 0xFF // WDT enabled.
3177 #define _WDTPS_1_2H 0xE1 // 1:1.
3178 #define _WDTPS_2_2H 0xE3 // 1:2.
3179 #define _WDTPS_4_2H 0xE5 // 1:4.
3180 #define _WDTPS_8_2H 0xE7 // 1:8.
3181 #define _WDTPS_16_2H 0xE9 // 1:16.
3182 #define _WDTPS_32_2H 0xEB // 1:32.
3183 #define _WDTPS_64_2H 0xED // 1:64.
3184 #define _WDTPS_128_2H 0xEF // 1:128.
3185 #define _WDTPS_256_2H 0xF1 // 1:256.
3186 #define _WDTPS_512_2H 0xF3 // 1:512.
3187 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3188 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3189 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3190 #define _WDTPS_8192_2H 0xFB // 1:8192.
3191 #define _WDTPS_16384_2H 0xFD // 1:16384.
3192 #define _WDTPS_32768_2H 0xFF // 1:32768.
3194 //----------------------------- CONFIG3H Options -------------------------------
3196 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3197 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3198 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3199 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3200 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3201 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3202 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3203 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3205 //----------------------------- CONFIG4L Options -------------------------------
3207 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3208 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3209 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3210 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3211 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3212 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3213 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3214 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3216 //----------------------------- CONFIG5L Options -------------------------------
3218 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
3219 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
3220 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
3221 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
3222 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
3223 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
3224 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
3225 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
3227 //----------------------------- CONFIG5H Options -------------------------------
3229 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
3230 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
3231 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3232 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3234 //----------------------------- CONFIG6L Options -------------------------------
3236 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
3237 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
3238 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
3239 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
3240 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
3241 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
3242 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
3243 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
3245 //----------------------------- CONFIG6H Options -------------------------------
3247 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3248 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3249 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
3250 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
3251 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3252 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3254 //----------------------------- CONFIG7L Options -------------------------------
3256 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
3257 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
3258 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
3259 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
3260 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
3261 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
3262 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
3263 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
3265 //----------------------------- CONFIG7H Options -------------------------------
3267 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
3268 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
3270 //==============================================================================
3272 #define __DEVID1 0x3FFFFE
3273 #define __DEVID2 0x3FFFFF
3275 #define __IDLOC0 0x200000
3276 #define __IDLOC1 0x200001
3277 #define __IDLOC2 0x200002
3278 #define __IDLOC3 0x200003
3279 #define __IDLOC4 0x200004
3280 #define __IDLOC5 0x200005
3281 #define __IDLOC6 0x200006
3282 #define __IDLOC7 0x200007
3284 #endif // #ifndef __PIC18LF4620_H__