2 * This declarations of the PIC18LF6490 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:06 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF6490_H__
26 #define __PIC18LF6490_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F58) __sfr LCDPS
;
81 extern __at(0x0F58) volatile __LCDPSbits_t LCDPSbits
;
96 //==============================================================================
99 //==============================================================================
102 extern __at(0x0F59) __sfr LCDCON
;
125 unsigned LCDWERR
: 1;
126 unsigned LCDSLPEN
: 1;
151 extern __at(0x0F59) volatile __LCDCONbits_t LCDCONbits
;
160 #define _LCDWERR 0x20
162 #define _LCDSLPEN 0x40
165 //==============================================================================
168 //==============================================================================
171 extern __at(0x0F5A) __sfr LCDSE0
;
200 extern __at(0x0F5A) volatile __LCDSE0bits_t LCDSE0bits
;
219 //==============================================================================
222 //==============================================================================
225 extern __at(0x0F5B) __sfr LCDSE1
;
245 unsigned SEGEN10
: 1;
246 unsigned SEGEN11
: 1;
247 unsigned SEGEN12
: 1;
248 unsigned SEGEN13
: 1;
249 unsigned SEGEN14
: 1;
250 unsigned SEGEN15
: 1;
254 extern __at(0x0F5B) volatile __LCDSE1bits_t LCDSE1bits
;
261 #define _SEGEN10 0x04
263 #define _SEGEN11 0x08
265 #define _SEGEN12 0x10
267 #define _SEGEN13 0x20
269 #define _SEGEN14 0x40
271 #define _SEGEN15 0x80
273 //==============================================================================
276 //==============================================================================
279 extern __at(0x0F5C) __sfr LCDSE2
;
297 unsigned SEGEN16
: 1;
298 unsigned SEGEN17
: 1;
299 unsigned SEGEN18
: 1;
300 unsigned SEGEN19
: 1;
301 unsigned SEGEN20
: 1;
302 unsigned SEGEN21
: 1;
303 unsigned SEGEN22
: 1;
304 unsigned SEGEN23
: 1;
308 extern __at(0x0F5C) volatile __LCDSE2bits_t LCDSE2bits
;
311 #define _SEGEN16 0x01
313 #define _SEGEN17 0x02
315 #define _SEGEN18 0x04
317 #define _SEGEN19 0x08
319 #define _SEGEN20 0x10
321 #define _SEGEN21 0x20
323 #define _SEGEN22 0x40
325 #define _SEGEN23 0x80
327 //==============================================================================
330 //==============================================================================
333 extern __at(0x0F5D) __sfr LCDSE3
;
351 unsigned SEGEN24
: 1;
352 unsigned SEGEN25
: 1;
353 unsigned SEGEN26
: 1;
354 unsigned SEGEN27
: 1;
355 unsigned SEGEN28
: 1;
356 unsigned SEGEN29
: 1;
357 unsigned SEGEN30
: 1;
358 unsigned SEGEN31
: 1;
362 extern __at(0x0F5D) volatile __LCDSE3bits_t LCDSE3bits
;
365 #define _SEGEN24 0x01
367 #define _SEGEN25 0x02
369 #define _SEGEN26 0x04
371 #define _SEGEN27 0x08
373 #define _SEGEN28 0x10
375 #define _SEGEN29 0x20
377 #define _SEGEN30 0x40
379 #define _SEGEN31 0x80
381 //==============================================================================
384 //==============================================================================
387 extern __at(0x0F60) __sfr LCDDATA0
;
405 unsigned SEG0COM0
: 1;
406 unsigned SEG1COM0
: 1;
407 unsigned SEG2COM0
: 1;
408 unsigned SEG3COM0
: 1;
409 unsigned SEG4COM0
: 1;
410 unsigned SEG5COM0
: 1;
411 unsigned SEG6COM0
: 1;
412 unsigned SEG7COM0
: 1;
428 extern __at(0x0F60) volatile __LCDDATA0bits_t LCDDATA0bits
;
431 #define _SEG0COM0 0x01
434 #define _SEG1COM0 0x02
437 #define _SEG2COM0 0x04
440 #define _SEG3COM0 0x08
443 #define _SEG4COM0 0x10
446 #define _SEG5COM0 0x20
449 #define _SEG6COM0 0x40
452 #define _SEG7COM0 0x80
455 //==============================================================================
458 //==============================================================================
461 extern __at(0x0F61) __sfr LCDDATA1
;
479 unsigned SEG8COM0
: 1;
480 unsigned SEG9COM0
: 1;
481 unsigned SEG10COM0
: 1;
482 unsigned SEG11COM0
: 1;
483 unsigned SEG12COM0
: 1;
484 unsigned SEG13COM0
: 1;
485 unsigned SEG14COM0
: 1;
486 unsigned SEG15COM0
: 1;
502 extern __at(0x0F61) volatile __LCDDATA1bits_t LCDDATA1bits
;
505 #define _SEG8COM0 0x01
508 #define _SEG9COM0 0x02
511 #define _SEG10COM0 0x04
513 #define _SEG11COM0 0x08
515 #define _SEG12COM0 0x10
517 #define _SEG13COM0 0x20
519 #define _SEG14COM0 0x40
521 #define _SEG15COM0 0x80
523 //==============================================================================
526 //==============================================================================
529 extern __at(0x0F62) __sfr LCDDATA2
;
547 unsigned SEG16COM0
: 1;
548 unsigned SEG17COM0
: 1;
549 unsigned SEG18COM0
: 1;
550 unsigned SEG19COM0
: 1;
551 unsigned SEG20COM0
: 1;
552 unsigned SEG21COM0
: 1;
553 unsigned SEG22COM0
: 1;
554 unsigned SEG23COM0
: 1;
558 extern __at(0x0F62) volatile __LCDDATA2bits_t LCDDATA2bits
;
561 #define _SEG16COM0 0x01
563 #define _SEG17COM0 0x02
565 #define _SEG18COM0 0x04
567 #define _SEG19COM0 0x08
569 #define _SEG20COM0 0x10
571 #define _SEG21COM0 0x20
573 #define _SEG22COM0 0x40
575 #define _SEG23COM0 0x80
577 //==============================================================================
580 //==============================================================================
583 extern __at(0x0F63) __sfr LCDDATA3
;
601 unsigned SEG24COM0
: 1;
602 unsigned SEG25COM0
: 1;
603 unsigned SEG26COM0
: 1;
604 unsigned SEG27COM0
: 1;
605 unsigned SEG28COM0
: 1;
606 unsigned SEG29COM0
: 1;
607 unsigned SEG30COM0
: 1;
608 unsigned SEG31COM0
: 1;
612 extern __at(0x0F63) volatile __LCDDATA3bits_t LCDDATA3bits
;
615 #define _SEG24COM0 0x01
617 #define _SEG25COM0 0x02
619 #define _SEG26COM0 0x04
621 #define _SEG27COM0 0x08
623 #define _SEG28COM0 0x10
625 #define _SEG29COM0 0x20
627 #define _SEG30COM0 0x40
629 #define _SEG31COM0 0x80
631 //==============================================================================
634 //==============================================================================
637 extern __at(0x0F64) __sfr LCDDATA4
;
655 unsigned SEG32COM0
: 1;
656 unsigned SEG33COM0
: 1;
657 unsigned SEG34COM0
: 1;
658 unsigned SEG35COM0
: 1;
659 unsigned SEG36COM0
: 1;
660 unsigned SEG37COM0
: 1;
661 unsigned SEG38COM0
: 1;
662 unsigned SEG39COM0
: 1;
666 extern __at(0x0F64) volatile __LCDDATA4bits_t LCDDATA4bits
;
669 #define _SEG32COM0 0x01
671 #define _SEG33COM0 0x02
673 #define _SEG34COM0 0x04
675 #define _SEG35COM0 0x08
677 #define _SEG36COM0 0x10
679 #define _SEG37COM0 0x20
681 #define _SEG38COM0 0x40
683 #define _SEG39COM0 0x80
685 //==============================================================================
688 //==============================================================================
691 extern __at(0x0F65) __sfr LCDDATA5
;
709 unsigned SEG40COM0
: 1;
710 unsigned SEG41COM0
: 1;
711 unsigned SEG42COM0
: 1;
712 unsigned SEG43COM0
: 1;
713 unsigned SEG44COM0
: 1;
714 unsigned SEG45COM0
: 1;
715 unsigned SEG46COM0
: 1;
716 unsigned SEG47COM0
: 1;
720 extern __at(0x0F65) volatile __LCDDATA5bits_t LCDDATA5bits
;
723 #define _SEG40COM0 0x01
725 #define _SEG41COM0 0x02
727 #define _SEG42COM0 0x04
729 #define _SEG43COM0 0x08
731 #define _SEG44COM0 0x10
733 #define _SEG45COM0 0x20
735 #define _SEG46COM0 0x40
737 #define _SEG47COM0 0x80
739 //==============================================================================
742 //==============================================================================
745 extern __at(0x0F66) __sfr LCDDATA6
;
763 unsigned SEG0COM1
: 1;
764 unsigned SEG1COM1
: 1;
765 unsigned SEG2COM1
: 1;
766 unsigned SEG3COM1
: 1;
767 unsigned SEG4COM1
: 1;
768 unsigned SEG5COM1
: 1;
769 unsigned SEG6COM1
: 1;
770 unsigned SEG7COM1
: 1;
786 extern __at(0x0F66) volatile __LCDDATA6bits_t LCDDATA6bits
;
789 #define _SEG0COM1 0x01
792 #define _SEG1COM1 0x02
795 #define _SEG2COM1 0x04
798 #define _SEG3COM1 0x08
801 #define _SEG4COM1 0x10
804 #define _SEG5COM1 0x20
807 #define _SEG6COM1 0x40
810 #define _SEG7COM1 0x80
813 //==============================================================================
816 //==============================================================================
819 extern __at(0x0F67) __sfr LCDDATA7
;
837 unsigned SEG8COM1
: 1;
838 unsigned SEG9COM1
: 1;
839 unsigned SEG10COM1
: 1;
840 unsigned SEG11COM1
: 1;
841 unsigned SEG12COM1
: 1;
842 unsigned SEG13COM1
: 1;
843 unsigned SEG14COM1
: 1;
844 unsigned SEG15COM1
: 1;
860 extern __at(0x0F67) volatile __LCDDATA7bits_t LCDDATA7bits
;
863 #define _SEG8COM1 0x01
866 #define _SEG9COM1 0x02
869 #define _SEG10COM1 0x04
871 #define _SEG11COM1 0x08
873 #define _SEG12COM1 0x10
875 #define _SEG13COM1 0x20
877 #define _SEG14COM1 0x40
879 #define _SEG15COM1 0x80
881 //==============================================================================
884 //==============================================================================
887 extern __at(0x0F68) __sfr LCDDATA8
;
905 unsigned SEG16COM1
: 1;
906 unsigned SEG17COM1
: 1;
907 unsigned SEG18COM1
: 1;
908 unsigned SEG19COM1
: 1;
909 unsigned SEG20COM1
: 1;
910 unsigned SEG21COM1
: 1;
911 unsigned SEG22COM1
: 1;
912 unsigned SEG23COM1
: 1;
916 extern __at(0x0F68) volatile __LCDDATA8bits_t LCDDATA8bits
;
919 #define _SEG16COM1 0x01
921 #define _SEG17COM1 0x02
923 #define _SEG18COM1 0x04
925 #define _SEG19COM1 0x08
927 #define _SEG20COM1 0x10
929 #define _SEG21COM1 0x20
931 #define _SEG22COM1 0x40
933 #define _SEG23COM1 0x80
935 //==============================================================================
938 //==============================================================================
941 extern __at(0x0F69) __sfr LCDDATA9
;
959 unsigned SEG24COM1
: 1;
960 unsigned SEG25COM1
: 1;
961 unsigned SEG26COM1
: 1;
962 unsigned SEG27COM1
: 1;
963 unsigned SEG28COM1
: 1;
964 unsigned SEG29COM1
: 1;
965 unsigned SEG30COM1
: 1;
966 unsigned SEG31COM1
: 1;
970 extern __at(0x0F69) volatile __LCDDATA9bits_t LCDDATA9bits
;
973 #define _SEG24COM1 0x01
975 #define _SEG25COM1 0x02
977 #define _SEG26COM1 0x04
979 #define _SEG27COM1 0x08
981 #define _SEG28COM1 0x10
983 #define _SEG29COM1 0x20
985 #define _SEG30COM1 0x40
987 #define _SEG31COM1 0x80
989 //==============================================================================
992 //==============================================================================
995 extern __at(0x0F6A) __sfr LCDDATA10
;
1013 unsigned SEG32COM1
: 1;
1014 unsigned SEG33COM1
: 1;
1015 unsigned SEG34COM1
: 1;
1016 unsigned SEG35COM1
: 1;
1017 unsigned SEG36COM1
: 1;
1018 unsigned SEG37COM1
: 1;
1019 unsigned SEG38COM1
: 1;
1020 unsigned SEG39COM1
: 1;
1022 } __LCDDATA10bits_t
;
1024 extern __at(0x0F6A) volatile __LCDDATA10bits_t LCDDATA10bits
;
1027 #define _SEG32COM1 0x01
1029 #define _SEG33COM1 0x02
1031 #define _SEG34COM1 0x04
1033 #define _SEG35COM1 0x08
1035 #define _SEG36COM1 0x10
1037 #define _SEG37COM1 0x20
1039 #define _SEG38COM1 0x40
1041 #define _SEG39COM1 0x80
1043 //==============================================================================
1046 //==============================================================================
1049 extern __at(0x0F6B) __sfr RCSTA2
;
1082 unsigned ADDEN2
: 1;
1085 unsigned NOT_RC8
: 1;
1114 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
1116 #define _RCSTA2_RX9D 0x01
1117 #define _RCSTA2_RCD8 0x01
1118 #define _RCSTA2_RX9D2 0x01
1119 #define _RCSTA2_OERR 0x02
1120 #define _RCSTA2_OERR2 0x02
1121 #define _RCSTA2_FERR 0x04
1122 #define _RCSTA2_FERR2 0x04
1123 #define _RCSTA2_ADDEN 0x08
1124 #define _RCSTA2_ADEN 0x08
1125 #define _RCSTA2_ADDEN2 0x08
1126 #define _RCSTA2_CREN 0x10
1127 #define _RCSTA2_CREN2 0x10
1128 #define _RCSTA2_SREN 0x20
1129 #define _RCSTA2_SREN2 0x20
1130 #define _RCSTA2_RX9 0x40
1131 #define _RCSTA2_RC9 0x40
1132 #define _RCSTA2_NOT_RC8 0x40
1133 #define _RCSTA2_RC8_9 0x40
1134 #define _RCSTA2_RX92 0x40
1135 #define _RCSTA2_SPEN 0x80
1136 #define _RCSTA2_SPEN2 0x80
1138 //==============================================================================
1141 //==============================================================================
1144 extern __at(0x0F6C) __sfr TXSTA2
;
1153 unsigned SENDB2
: 1;
1180 unsigned NOT_TX8
: 1;
1197 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
1199 #define _TXSTA2_TX9D 0x01
1200 #define _TXSTA2_TXD8 0x01
1201 #define _TXSTA2_TX9D2 0x01
1202 #define _TXSTA2_TRMT 0x02
1203 #define _TXSTA2_TRMT2 0x02
1204 #define _TXSTA2_BRGH 0x04
1205 #define _TXSTA2_BRGH2 0x04
1206 #define _TXSTA2_SENDB2 0x08
1207 #define _TXSTA2_SYNC 0x10
1208 #define _TXSTA2_SYNC2 0x10
1209 #define _TXSTA2_TXEN 0x20
1210 #define _TXSTA2_TXEN2 0x20
1211 #define _TXSTA2_TX9 0x40
1212 #define _TXSTA2_TX8_9 0x40
1213 #define _TXSTA2_NOT_TX8 0x40
1214 #define _TXSTA2_TX92 0x40
1215 #define _TXSTA2_CSRC 0x80
1216 #define _TXSTA2_CSRC2 0x80
1218 //==============================================================================
1220 extern __at(0x0F6D) __sfr TXREG2
;
1221 extern __at(0x0F6E) __sfr RCREG2
;
1222 extern __at(0x0F6F) __sfr SPBRG2
;
1224 //==============================================================================
1227 extern __at(0x0F70) __sfr LCDDATA11
;
1245 unsigned SEG40COM1
: 1;
1246 unsigned SEG41COM1
: 1;
1247 unsigned SEG42COM1
: 1;
1248 unsigned SEG43COM1
: 1;
1249 unsigned SEG44COM1
: 1;
1250 unsigned SEG45COM1
: 1;
1251 unsigned SEG46COM1
: 1;
1252 unsigned SEG47COM1
: 1;
1254 } __LCDDATA11bits_t
;
1256 extern __at(0x0F70) volatile __LCDDATA11bits_t LCDDATA11bits
;
1259 #define _SEG40COM1 0x01
1261 #define _SEG41COM1 0x02
1263 #define _SEG42COM1 0x04
1265 #define _SEG43COM1 0x08
1267 #define _SEG44COM1 0x10
1269 #define _SEG45COM1 0x20
1271 #define _SEG46COM1 0x40
1273 #define _SEG47COM1 0x80
1275 //==============================================================================
1278 //==============================================================================
1281 extern __at(0x0F71) __sfr LCDDATA12
;
1299 unsigned SEG0COM2
: 1;
1300 unsigned SEG1COM2
: 1;
1301 unsigned SEG2COM2
: 1;
1302 unsigned SEG3COM2
: 1;
1303 unsigned SEG4COM2
: 1;
1304 unsigned SEG5COM2
: 1;
1305 unsigned SEG6COM2
: 1;
1306 unsigned SEG7COM2
: 1;
1320 } __LCDDATA12bits_t
;
1322 extern __at(0x0F71) volatile __LCDDATA12bits_t LCDDATA12bits
;
1325 #define _SEG0COM2 0x01
1328 #define _SEG1COM2 0x02
1331 #define _SEG2COM2 0x04
1334 #define _SEG3COM2 0x08
1337 #define _SEG4COM2 0x10
1340 #define _SEG5COM2 0x20
1343 #define _SEG6COM2 0x40
1346 #define _SEG7COM2 0x80
1349 //==============================================================================
1352 //==============================================================================
1355 extern __at(0x0F72) __sfr LCDDATA13
;
1373 unsigned SEG8COM2
: 1;
1374 unsigned SEG9COM2
: 1;
1375 unsigned SEG10COM2
: 1;
1376 unsigned SEG11COM2
: 1;
1377 unsigned SEG12COM2
: 1;
1378 unsigned SEG13COM2
: 1;
1379 unsigned SEG14COM2
: 1;
1380 unsigned SEG15COM2
: 1;
1394 } __LCDDATA13bits_t
;
1396 extern __at(0x0F72) volatile __LCDDATA13bits_t LCDDATA13bits
;
1399 #define _SEG8COM2 0x01
1402 #define _SEG9COM2 0x02
1405 #define _SEG10COM2 0x04
1407 #define _SEG11COM2 0x08
1409 #define _SEG12COM2 0x10
1411 #define _SEG13COM2 0x20
1413 #define _SEG14COM2 0x40
1415 #define _SEG15COM2 0x80
1417 //==============================================================================
1420 //==============================================================================
1423 extern __at(0x0F73) __sfr LCDDATA14
;
1441 unsigned SEG16COM2
: 1;
1442 unsigned SEG17COM2
: 1;
1443 unsigned SEG18COM2
: 1;
1444 unsigned SEG19COM2
: 1;
1445 unsigned SEG20COM2
: 1;
1446 unsigned SEG21COM2
: 1;
1447 unsigned SEG22COM2
: 1;
1448 unsigned SEG23COM2
: 1;
1450 } __LCDDATA14bits_t
;
1452 extern __at(0x0F73) volatile __LCDDATA14bits_t LCDDATA14bits
;
1455 #define _SEG16COM2 0x01
1457 #define _SEG17COM2 0x02
1459 #define _SEG18COM2 0x04
1461 #define _SEG19COM2 0x08
1463 #define _SEG20COM2 0x10
1465 #define _SEG21COM2 0x20
1467 #define _SEG22COM2 0x40
1469 #define _SEG23COM2 0x80
1471 //==============================================================================
1474 //==============================================================================
1477 extern __at(0x0F74) __sfr LCDDATA15
;
1495 unsigned SEG24COM2
: 1;
1496 unsigned SEG25COM2
: 1;
1497 unsigned SEG26COM2
: 1;
1498 unsigned SEG27COM2
: 1;
1499 unsigned SEG28COM2
: 1;
1500 unsigned SEG29COM2
: 1;
1501 unsigned SEG30COM2
: 1;
1502 unsigned SEG31COM2
: 1;
1504 } __LCDDATA15bits_t
;
1506 extern __at(0x0F74) volatile __LCDDATA15bits_t LCDDATA15bits
;
1509 #define _SEG24COM2 0x01
1511 #define _SEG25COM2 0x02
1513 #define _SEG26COM2 0x04
1515 #define _SEG27COM2 0x08
1517 #define _SEG28COM2 0x10
1519 #define _SEG29COM2 0x20
1521 #define _SEG30COM2 0x40
1523 #define _SEG31COM2 0x80
1525 //==============================================================================
1528 //==============================================================================
1531 extern __at(0x0F75) __sfr LCDDATA16
;
1549 unsigned SEG32COM2
: 1;
1550 unsigned SEG33COM2
: 1;
1551 unsigned SEG34COM2
: 1;
1552 unsigned SEG35COM2
: 1;
1553 unsigned SEG36COM2
: 1;
1554 unsigned SEG37COM2
: 1;
1555 unsigned SEG38COM2
: 1;
1556 unsigned SEG39COM2
: 1;
1558 } __LCDDATA16bits_t
;
1560 extern __at(0x0F75) volatile __LCDDATA16bits_t LCDDATA16bits
;
1563 #define _SEG32COM2 0x01
1565 #define _SEG33COM2 0x02
1567 #define _SEG34COM2 0x04
1569 #define _SEG35COM2 0x08
1571 #define _SEG36COM2 0x10
1573 #define _SEG37COM2 0x20
1575 #define _SEG38COM2 0x40
1577 #define _SEG39COM2 0x80
1579 //==============================================================================
1582 //==============================================================================
1585 extern __at(0x0F76) __sfr LCDDATA17
;
1603 unsigned SEG40COM2
: 1;
1604 unsigned SEG41COM2
: 1;
1605 unsigned SEG42COM2
: 1;
1606 unsigned SEG43COM2
: 1;
1607 unsigned SEG44COM2
: 1;
1608 unsigned SEG45COM2
: 1;
1609 unsigned SEG46COM2
: 1;
1610 unsigned SEG47COM2
: 1;
1612 } __LCDDATA17bits_t
;
1614 extern __at(0x0F76) volatile __LCDDATA17bits_t LCDDATA17bits
;
1617 #define _SEG40COM2 0x01
1619 #define _SEG41COM2 0x02
1621 #define _SEG42COM2 0x04
1623 #define _SEG43COM2 0x08
1625 #define _SEG44COM2 0x10
1627 #define _SEG45COM2 0x20
1629 #define _SEG46COM2 0x40
1631 #define _SEG47COM2 0x80
1633 //==============================================================================
1636 //==============================================================================
1639 extern __at(0x0F77) __sfr LCDDATA18
;
1657 unsigned SEG0COM3
: 1;
1658 unsigned SEG1COM3
: 1;
1659 unsigned SEG2COM3
: 1;
1660 unsigned SEG3COM3
: 1;
1661 unsigned SEG4COM3
: 1;
1662 unsigned SEG5COM3
: 1;
1663 unsigned SEG6COM3
: 1;
1664 unsigned SEG7COM3
: 1;
1678 } __LCDDATA18bits_t
;
1680 extern __at(0x0F77) volatile __LCDDATA18bits_t LCDDATA18bits
;
1683 #define _SEG0COM3 0x01
1686 #define _SEG1COM3 0x02
1689 #define _SEG2COM3 0x04
1692 #define _SEG3COM3 0x08
1695 #define _SEG4COM3 0x10
1698 #define _SEG5COM3 0x20
1701 #define _SEG6COM3 0x40
1704 #define _SEG7COM3 0x80
1707 //==============================================================================
1710 //==============================================================================
1713 extern __at(0x0F78) __sfr LCDDATA19
;
1731 unsigned SEG8COM3
: 1;
1732 unsigned SEG9COM3
: 1;
1733 unsigned SEG10COM3
: 1;
1734 unsigned SEG11COM3
: 1;
1735 unsigned SEG12COM3
: 1;
1736 unsigned SEG13COM3
: 1;
1737 unsigned SEG14COM3
: 1;
1738 unsigned SEG15COM3
: 1;
1752 } __LCDDATA19bits_t
;
1754 extern __at(0x0F78) volatile __LCDDATA19bits_t LCDDATA19bits
;
1757 #define _SEG8COM3 0x01
1760 #define _SEG9COM3 0x02
1763 #define _SEG10COM3 0x04
1765 #define _SEG11COM3 0x08
1767 #define _SEG12COM3 0x10
1769 #define _SEG13COM3 0x20
1771 #define _SEG14COM3 0x40
1773 #define _SEG15COM3 0x80
1775 //==============================================================================
1778 //==============================================================================
1781 extern __at(0x0F79) __sfr LCDDATA20
;
1799 unsigned SEG16COM3
: 1;
1800 unsigned SEG17COM3
: 1;
1801 unsigned SEG18COM3
: 1;
1802 unsigned SEG19COM3
: 1;
1803 unsigned SEG20COM3
: 1;
1804 unsigned SEG21COM3
: 1;
1805 unsigned SEG22COM3
: 1;
1806 unsigned SEG23COM3
: 1;
1808 } __LCDDATA20bits_t
;
1810 extern __at(0x0F79) volatile __LCDDATA20bits_t LCDDATA20bits
;
1813 #define _SEG16COM3 0x01
1815 #define _SEG17COM3 0x02
1817 #define _SEG18COM3 0x04
1819 #define _SEG19COM3 0x08
1821 #define _SEG20COM3 0x10
1823 #define _SEG21COM3 0x20
1825 #define _SEG22COM3 0x40
1827 #define _SEG23COM3 0x80
1829 //==============================================================================
1832 //==============================================================================
1835 extern __at(0x0F7A) __sfr LCDDATA21
;
1853 unsigned SEG24COM3
: 1;
1854 unsigned SEG25COM3
: 1;
1855 unsigned SEG26COM3
: 1;
1856 unsigned SEG27COM3
: 1;
1857 unsigned SEG28COM3
: 1;
1858 unsigned SEG29COM3
: 1;
1859 unsigned SEG30COM3
: 1;
1860 unsigned SEG31COM3
: 1;
1862 } __LCDDATA21bits_t
;
1864 extern __at(0x0F7A) volatile __LCDDATA21bits_t LCDDATA21bits
;
1867 #define _SEG24COM3 0x01
1869 #define _SEG25COM3 0x02
1871 #define _SEG26COM3 0x04
1873 #define _SEG27COM3 0x08
1875 #define _SEG28COM3 0x10
1877 #define _SEG29COM3 0x20
1879 #define _SEG30COM3 0x40
1881 #define _SEG31COM3 0x80
1883 //==============================================================================
1886 //==============================================================================
1889 extern __at(0x0F7B) __sfr LCDDATA22
;
1907 unsigned SEG32COM3
: 1;
1908 unsigned SEG33COM3
: 1;
1909 unsigned SEG34COM3
: 1;
1910 unsigned SEG35COM3
: 1;
1911 unsigned SEG36COM3
: 1;
1912 unsigned SEG37COM3
: 1;
1913 unsigned SEG38COM3
: 1;
1914 unsigned SEG39COM3
: 1;
1916 } __LCDDATA22bits_t
;
1918 extern __at(0x0F7B) volatile __LCDDATA22bits_t LCDDATA22bits
;
1921 #define _SEG32COM3 0x01
1923 #define _SEG33COM3 0x02
1925 #define _SEG34COM3 0x04
1927 #define _SEG35COM3 0x08
1929 #define _SEG36COM3 0x10
1931 #define _SEG37COM3 0x20
1933 #define _SEG38COM3 0x40
1935 #define _SEG39COM3 0x80
1937 //==============================================================================
1940 //==============================================================================
1943 extern __at(0x0F7C) __sfr LCDDATA23
;
1961 unsigned SEG40COM3
: 1;
1962 unsigned SEG41COM3
: 1;
1963 unsigned SEG42COM3
: 1;
1964 unsigned SEG43COM3
: 1;
1965 unsigned SEG44COM3
: 1;
1966 unsigned SEG45COM3
: 1;
1967 unsigned SEG46COM3
: 1;
1968 unsigned SEG47COM3
: 1;
1970 } __LCDDATA23bits_t
;
1972 extern __at(0x0F7C) volatile __LCDDATA23bits_t LCDDATA23bits
;
1975 #define _SEG40COM3 0x01
1977 #define _SEG41COM3 0x02
1979 #define _SEG42COM3 0x04
1981 #define _SEG43COM3 0x08
1983 #define _SEG44COM3 0x10
1985 #define _SEG45COM3 0x20
1987 #define _SEG46COM3 0x40
1989 #define _SEG47COM3 0x80
1991 //==============================================================================
1994 //==============================================================================
1997 extern __at(0x0F7E) __sfr BAUDCON1
;
2010 unsigned ABDOVF
: 1;
2026 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
2034 #define _ABDOVF 0x80
2036 //==============================================================================
2039 //==============================================================================
2042 extern __at(0x0F7E) __sfr BAUDCTL1
;
2055 unsigned ABDOVF
: 1;
2071 extern __at(0x0F7E) volatile __BAUDCTL1bits_t BAUDCTL1bits
;
2073 #define _BAUDCTL1_ABDEN 0x01
2074 #define _BAUDCTL1_WUE 0x02
2075 #define _BAUDCTL1_BRG16 0x08
2076 #define _BAUDCTL1_SCKP 0x10
2077 #define _BAUDCTL1_RCIDL 0x40
2078 #define _BAUDCTL1_RCMT 0x40
2079 #define _BAUDCTL1_ABDOVF 0x80
2081 //==============================================================================
2083 extern __at(0x0F7F) __sfr SPBRGH1
;
2085 //==============================================================================
2088 extern __at(0x0F80) __sfr PORTA
;
2141 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2143 #define _PORTA_RA0 0x01
2144 #define _PORTA_AN0 0x01
2145 #define _PORTA_RA1 0x02
2146 #define _PORTA_AN1 0x02
2147 #define _PORTA_RA2 0x04
2148 #define _PORTA_AN2 0x04
2149 #define _PORTA_VREFM 0x04
2150 #define _PORTA_SEG16 0x04
2151 #define _PORTA_RA3 0x08
2152 #define _PORTA_AN3 0x08
2153 #define _PORTA_VREFP 0x08
2154 #define _PORTA_SEG17 0x08
2155 #define _PORTA_RA4 0x10
2156 #define _PORTA_T0CKI 0x10
2157 #define _PORTA_SEG14 0x10
2158 #define _PORTA_RA5 0x20
2159 #define _PORTA_AN4 0x20
2160 #define _PORTA_LVDIN 0x20
2161 #define _PORTA_SEG15 0x20
2162 #define _PORTA_RA6 0x40
2163 #define _PORTA_OSC2 0x40
2164 #define _PORTA_CLKO 0x40
2165 #define _PORTA_RA7 0x80
2166 #define _PORTA_OSC1 0x80
2167 #define _PORTA_CLKI 0x80
2169 //==============================================================================
2172 //==============================================================================
2175 extern __at(0x0F81) __sfr PORTB
;
2240 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
2242 #define _PORTB_RB0 0x01
2243 #define _PORTB_INT0 0x01
2244 #define _PORTB_RB1 0x02
2245 #define _PORTB_INT1 0x02
2246 #define _PORTB_SEG8 0x02
2247 #define _PORTB_RB2 0x04
2248 #define _PORTB_INT2 0x04
2249 #define _PORTB_SEG9 0x04
2250 #define _PORTB_RB3 0x08
2251 #define _PORTB_INT3 0x08
2252 #define _PORTB_SEG10 0x08
2253 #define _PORTB_CCP2B 0x08
2254 #define _PORTB_RB4 0x10
2255 #define _PORTB_KBI0 0x10
2256 #define _PORTB_SEG11 0x10
2257 #define _PORTB_RB5 0x20
2258 #define _PORTB_KBI1 0x20
2259 #define _PORTB_PGM 0x20
2260 #define _PORTB_RB6 0x40
2261 #define _PORTB_KBI2 0x40
2262 #define _PORTB_PGC 0x40
2263 #define _PORTB_RB7 0x80
2264 #define _PORTB_KBI3 0x80
2265 #define _PORTB_PGD 0x80
2267 //==============================================================================
2270 //==============================================================================
2273 extern __at(0x0F82) __sfr PORTC
;
2303 unsigned T13CKI
: 1;
2326 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
2328 #define _PORTC_RC0 0x01
2329 #define _PORTC_T1OSO 0x01
2330 #define _PORTC_T13CKI 0x01
2331 #define _PORTC_RC1 0x02
2332 #define _PORTC_T1OSI 0x02
2333 #define _PORTC_CCP2C 0x02
2334 #define _PORTC_RC2 0x04
2335 #define _PORTC_CCP1 0x04
2336 #define _PORTC_SEG13 0x04
2337 #define _PORTC_RC3 0x08
2338 #define _PORTC_SCK 0x08
2339 #define _PORTC_SCL 0x08
2340 #define _PORTC_SEG12 0x08
2341 #define _PORTC_RC4 0x10
2342 #define _PORTC_SDI 0x10
2343 #define _PORTC_SDA 0x10
2344 #define _PORTC_RC5 0x20
2345 #define _PORTC_SDO 0x20
2346 #define _PORTC_RC6 0x40
2347 #define _PORTC_TX 0x40
2348 #define _PORTC_CK 0x40
2349 #define _PORTC_RC7 0x80
2350 #define _PORTC_RX 0x80
2352 //==============================================================================
2355 //==============================================================================
2358 extern __at(0x0F83) __sfr PORTD
;
2387 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
2389 #define _PORTD_RD0 0x01
2390 #define _PORTD_SEG0 0x01
2391 #define _PORTD_RD1 0x02
2392 #define _PORTD_SEG1 0x02
2393 #define _PORTD_RD2 0x04
2394 #define _PORTD_SEG2 0x04
2395 #define _PORTD_RD3 0x08
2396 #define _PORTD_SEG3 0x08
2397 #define _PORTD_RD4 0x10
2398 #define _PORTD_SEG4 0x10
2399 #define _PORTD_RD5 0x20
2400 #define _PORTD_SEG5 0x20
2401 #define _PORTD_RD6 0x40
2402 #define _PORTD_SEG6 0x40
2403 #define _PORTD_RD7 0x80
2404 #define _PORTD_SEG7 0x80
2406 //==============================================================================
2409 //==============================================================================
2412 extern __at(0x0F84) __sfr PORTE
;
2418 unsigned LCDBIAS1
: 1;
2419 unsigned LCDBIAS2
: 1;
2420 unsigned LCDBIAS3
: 1;
2460 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
2462 #define _PORTE_LCDBIAS1 0x01
2463 #define _PORTE_BIAS1 0x01
2464 #define _PORTE_LCDBIAS2 0x02
2465 #define _PORTE_BIAS2 0x02
2466 #define _PORTE_LCDBIAS3 0x04
2467 #define _PORTE_BIAS3 0x04
2468 #define _PORTE_COM0 0x08
2469 #define _PORTE_RE4 0x10
2470 #define _PORTE_COM1 0x10
2471 #define _PORTE_RE5 0x20
2472 #define _PORTE_COM2 0x20
2473 #define _PORTE_RE6 0x40
2474 #define _PORTE_COM3 0x40
2475 #define _PORTE_RE7 0x80
2476 #define _PORTE_SEG31 0x80
2477 #define _PORTE_CCP2E 0x80
2479 //==============================================================================
2482 //==============================================================================
2485 extern __at(0x0F85) __sfr PORTF
;
2528 unsigned C2OUTF
: 1;
2529 unsigned C1OUTF
: 1;
2532 unsigned CVREFF
: 1;
2538 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
2540 #define _PORTF_RF0 0x01
2541 #define _PORTF_AN5 0x01
2542 #define _PORTF_SEG18 0x01
2543 #define _PORTF_RF1 0x02
2544 #define _PORTF_AN6 0x02
2545 #define _PORTF_SEG19 0x02
2546 #define _PORTF_C2OUTF 0x02
2547 #define _PORTF_RF2 0x04
2548 #define _PORTF_AN7 0x04
2549 #define _PORTF_SEG20 0x04
2550 #define _PORTF_C1OUTF 0x04
2551 #define _PORTF_RF3 0x08
2552 #define _PORTF_AN8 0x08
2553 #define _PORTF_SEG21 0x08
2554 #define _PORTF_RF4 0x10
2555 #define _PORTF_AN9 0x10
2556 #define _PORTF_SEG22 0x10
2557 #define _PORTF_RF5 0x20
2558 #define _PORTF_AN10 0x20
2559 #define _PORTF_SEG23 0x20
2560 #define _PORTF_CVREFF 0x20
2561 #define _PORTF_RF6 0x40
2562 #define _PORTF_AN11 0x40
2563 #define _PORTF_SEG24 0x40
2564 #define _PORTF_RF7 0x80
2565 #define _PORTF_SS 0x80
2566 #define _PORTF_SEG25 0x80
2568 //==============================================================================
2571 //==============================================================================
2574 extern __at(0x0F86) __sfr PORTG
;
2633 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
2635 #define _PORTG_RG0 0x01
2636 #define _PORTG_SEG30 0x01
2637 #define _PORTG_RG1 0x02
2638 #define _PORTG_TX2 0x02
2639 #define _PORTG_CK2 0x02
2640 #define _PORTG_SEG29 0x02
2641 #define _PORTG_RG2 0x04
2642 #define _PORTG_RX2 0x04
2643 #define _PORTG_DT2 0x04
2644 #define _PORTG_SEG28 0x04
2645 #define _PORTG_RG3 0x08
2646 #define _PORTG_SEG27 0x08
2647 #define _PORTG_RG4 0x10
2648 #define _PORTG_SEG26 0x10
2649 #define _PORTG_RG5 0x20
2650 #define _PORTG_MCLR 0x20
2651 #define _PORTG_VPP 0x20
2653 //==============================================================================
2656 //==============================================================================
2659 extern __at(0x0F89) __sfr LATA
;
2673 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
2684 //==============================================================================
2687 //==============================================================================
2690 extern __at(0x0F8A) __sfr LATB
;
2704 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
2715 //==============================================================================
2718 //==============================================================================
2721 extern __at(0x0F8B) __sfr LATC
;
2735 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
2746 //==============================================================================
2749 //==============================================================================
2752 extern __at(0x0F8C) __sfr LATD
;
2766 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
2777 //==============================================================================
2780 //==============================================================================
2783 extern __at(0x0F8D) __sfr LATE
;
2797 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
2804 //==============================================================================
2807 //==============================================================================
2810 extern __at(0x0F8E) __sfr LATF
;
2824 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
2835 //==============================================================================
2838 //==============================================================================
2841 extern __at(0x0F8F) __sfr LATG
;
2864 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
2872 //==============================================================================
2875 //==============================================================================
2878 extern __at(0x0F92) __sfr DDRA
;
2884 unsigned TRISA0
: 1;
2885 unsigned TRISA1
: 1;
2886 unsigned TRISA2
: 1;
2887 unsigned TRISA3
: 1;
2888 unsigned TRISA4
: 1;
2889 unsigned TRISA5
: 1;
2890 unsigned TRISA6
: 1;
2891 unsigned TRISA7
: 1;
2907 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2909 #define _TRISA0 0x01
2911 #define _TRISA1 0x02
2913 #define _TRISA2 0x04
2915 #define _TRISA3 0x08
2917 #define _TRISA4 0x10
2919 #define _TRISA5 0x20
2921 #define _TRISA6 0x40
2923 #define _TRISA7 0x80
2926 //==============================================================================
2929 //==============================================================================
2932 extern __at(0x0F92) __sfr TRISA
;
2938 unsigned TRISA0
: 1;
2939 unsigned TRISA1
: 1;
2940 unsigned TRISA2
: 1;
2941 unsigned TRISA3
: 1;
2942 unsigned TRISA4
: 1;
2943 unsigned TRISA5
: 1;
2944 unsigned TRISA6
: 1;
2945 unsigned TRISA7
: 1;
2961 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2963 #define _TRISA_TRISA0 0x01
2964 #define _TRISA_RA0 0x01
2965 #define _TRISA_TRISA1 0x02
2966 #define _TRISA_RA1 0x02
2967 #define _TRISA_TRISA2 0x04
2968 #define _TRISA_RA2 0x04
2969 #define _TRISA_TRISA3 0x08
2970 #define _TRISA_RA3 0x08
2971 #define _TRISA_TRISA4 0x10
2972 #define _TRISA_RA4 0x10
2973 #define _TRISA_TRISA5 0x20
2974 #define _TRISA_RA5 0x20
2975 #define _TRISA_TRISA6 0x40
2976 #define _TRISA_RA6 0x40
2977 #define _TRISA_TRISA7 0x80
2978 #define _TRISA_RA7 0x80
2980 //==============================================================================
2983 //==============================================================================
2986 extern __at(0x0F93) __sfr DDRB
;
2992 unsigned TRISB0
: 1;
2993 unsigned TRISB1
: 1;
2994 unsigned TRISB2
: 1;
2995 unsigned TRISB3
: 1;
2996 unsigned TRISB4
: 1;
2997 unsigned TRISB5
: 1;
2998 unsigned TRISB6
: 1;
2999 unsigned TRISB7
: 1;
3015 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
3017 #define _TRISB0 0x01
3019 #define _TRISB1 0x02
3021 #define _TRISB2 0x04
3023 #define _TRISB3 0x08
3025 #define _TRISB4 0x10
3027 #define _TRISB5 0x20
3029 #define _TRISB6 0x40
3031 #define _TRISB7 0x80
3034 //==============================================================================
3037 //==============================================================================
3040 extern __at(0x0F93) __sfr TRISB
;
3046 unsigned TRISB0
: 1;
3047 unsigned TRISB1
: 1;
3048 unsigned TRISB2
: 1;
3049 unsigned TRISB3
: 1;
3050 unsigned TRISB4
: 1;
3051 unsigned TRISB5
: 1;
3052 unsigned TRISB6
: 1;
3053 unsigned TRISB7
: 1;
3069 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3071 #define _TRISB_TRISB0 0x01
3072 #define _TRISB_RB0 0x01
3073 #define _TRISB_TRISB1 0x02
3074 #define _TRISB_RB1 0x02
3075 #define _TRISB_TRISB2 0x04
3076 #define _TRISB_RB2 0x04
3077 #define _TRISB_TRISB3 0x08
3078 #define _TRISB_RB3 0x08
3079 #define _TRISB_TRISB4 0x10
3080 #define _TRISB_RB4 0x10
3081 #define _TRISB_TRISB5 0x20
3082 #define _TRISB_RB5 0x20
3083 #define _TRISB_TRISB6 0x40
3084 #define _TRISB_RB6 0x40
3085 #define _TRISB_TRISB7 0x80
3086 #define _TRISB_RB7 0x80
3088 //==============================================================================
3091 //==============================================================================
3094 extern __at(0x0F94) __sfr DDRC
;
3100 unsigned TRISC0
: 1;
3101 unsigned TRISC1
: 1;
3102 unsigned TRISC2
: 1;
3103 unsigned TRISC3
: 1;
3104 unsigned TRISC4
: 1;
3105 unsigned TRISC5
: 1;
3106 unsigned TRISC6
: 1;
3107 unsigned TRISC7
: 1;
3123 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
3125 #define _TRISC0 0x01
3127 #define _TRISC1 0x02
3129 #define _TRISC2 0x04
3131 #define _TRISC3 0x08
3133 #define _TRISC4 0x10
3135 #define _TRISC5 0x20
3137 #define _TRISC6 0x40
3139 #define _TRISC7 0x80
3142 //==============================================================================
3145 //==============================================================================
3148 extern __at(0x0F94) __sfr TRISC
;
3154 unsigned TRISC0
: 1;
3155 unsigned TRISC1
: 1;
3156 unsigned TRISC2
: 1;
3157 unsigned TRISC3
: 1;
3158 unsigned TRISC4
: 1;
3159 unsigned TRISC5
: 1;
3160 unsigned TRISC6
: 1;
3161 unsigned TRISC7
: 1;
3177 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3179 #define _TRISC_TRISC0 0x01
3180 #define _TRISC_RC0 0x01
3181 #define _TRISC_TRISC1 0x02
3182 #define _TRISC_RC1 0x02
3183 #define _TRISC_TRISC2 0x04
3184 #define _TRISC_RC2 0x04
3185 #define _TRISC_TRISC3 0x08
3186 #define _TRISC_RC3 0x08
3187 #define _TRISC_TRISC4 0x10
3188 #define _TRISC_RC4 0x10
3189 #define _TRISC_TRISC5 0x20
3190 #define _TRISC_RC5 0x20
3191 #define _TRISC_TRISC6 0x40
3192 #define _TRISC_RC6 0x40
3193 #define _TRISC_TRISC7 0x80
3194 #define _TRISC_RC7 0x80
3196 //==============================================================================
3199 //==============================================================================
3202 extern __at(0x0F95) __sfr DDRD
;
3208 unsigned TRISD0
: 1;
3209 unsigned TRISD1
: 1;
3210 unsigned TRISD2
: 1;
3211 unsigned TRISD3
: 1;
3212 unsigned TRISD4
: 1;
3213 unsigned TRISD5
: 1;
3214 unsigned TRISD6
: 1;
3215 unsigned TRISD7
: 1;
3231 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
3233 #define _TRISD0 0x01
3235 #define _TRISD1 0x02
3237 #define _TRISD2 0x04
3239 #define _TRISD3 0x08
3241 #define _TRISD4 0x10
3243 #define _TRISD5 0x20
3245 #define _TRISD6 0x40
3247 #define _TRISD7 0x80
3250 //==============================================================================
3253 //==============================================================================
3256 extern __at(0x0F95) __sfr TRISD
;
3262 unsigned TRISD0
: 1;
3263 unsigned TRISD1
: 1;
3264 unsigned TRISD2
: 1;
3265 unsigned TRISD3
: 1;
3266 unsigned TRISD4
: 1;
3267 unsigned TRISD5
: 1;
3268 unsigned TRISD6
: 1;
3269 unsigned TRISD7
: 1;
3285 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
3287 #define _TRISD_TRISD0 0x01
3288 #define _TRISD_RD0 0x01
3289 #define _TRISD_TRISD1 0x02
3290 #define _TRISD_RD1 0x02
3291 #define _TRISD_TRISD2 0x04
3292 #define _TRISD_RD2 0x04
3293 #define _TRISD_TRISD3 0x08
3294 #define _TRISD_RD3 0x08
3295 #define _TRISD_TRISD4 0x10
3296 #define _TRISD_RD4 0x10
3297 #define _TRISD_TRISD5 0x20
3298 #define _TRISD_RD5 0x20
3299 #define _TRISD_TRISD6 0x40
3300 #define _TRISD_RD6 0x40
3301 #define _TRISD_TRISD7 0x80
3302 #define _TRISD_RD7 0x80
3304 //==============================================================================
3307 //==============================================================================
3310 extern __at(0x0F96) __sfr DDRE
;
3320 unsigned TRISE4
: 1;
3321 unsigned TRISE5
: 1;
3322 unsigned TRISE6
: 1;
3323 unsigned TRISE7
: 1;
3339 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
3341 #define _TRISE4 0x10
3343 #define _TRISE5 0x20
3345 #define _TRISE6 0x40
3347 #define _TRISE7 0x80
3350 //==============================================================================
3353 //==============================================================================
3356 extern __at(0x0F96) __sfr TRISE
;
3366 unsigned TRISE4
: 1;
3367 unsigned TRISE5
: 1;
3368 unsigned TRISE6
: 1;
3369 unsigned TRISE7
: 1;
3385 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
3387 #define _TRISE_TRISE4 0x10
3388 #define _TRISE_RE4 0x10
3389 #define _TRISE_TRISE5 0x20
3390 #define _TRISE_RE5 0x20
3391 #define _TRISE_TRISE6 0x40
3392 #define _TRISE_RE6 0x40
3393 #define _TRISE_TRISE7 0x80
3394 #define _TRISE_RE7 0x80
3396 //==============================================================================
3399 //==============================================================================
3402 extern __at(0x0F97) __sfr DDRF
;
3408 unsigned TRISF0
: 1;
3409 unsigned TRISF1
: 1;
3410 unsigned TRISF2
: 1;
3411 unsigned TRISF3
: 1;
3412 unsigned TRISF4
: 1;
3413 unsigned TRISF5
: 1;
3414 unsigned TRISF6
: 1;
3415 unsigned TRISF7
: 1;
3431 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
3433 #define _TRISF0 0x01
3435 #define _TRISF1 0x02
3437 #define _TRISF2 0x04
3439 #define _TRISF3 0x08
3441 #define _TRISF4 0x10
3443 #define _TRISF5 0x20
3445 #define _TRISF6 0x40
3447 #define _TRISF7 0x80
3450 //==============================================================================
3453 //==============================================================================
3456 extern __at(0x0F97) __sfr TRISF
;
3462 unsigned TRISF0
: 1;
3463 unsigned TRISF1
: 1;
3464 unsigned TRISF2
: 1;
3465 unsigned TRISF3
: 1;
3466 unsigned TRISF4
: 1;
3467 unsigned TRISF5
: 1;
3468 unsigned TRISF6
: 1;
3469 unsigned TRISF7
: 1;
3485 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
3487 #define _TRISF_TRISF0 0x01
3488 #define _TRISF_RF0 0x01
3489 #define _TRISF_TRISF1 0x02
3490 #define _TRISF_RF1 0x02
3491 #define _TRISF_TRISF2 0x04
3492 #define _TRISF_RF2 0x04
3493 #define _TRISF_TRISF3 0x08
3494 #define _TRISF_RF3 0x08
3495 #define _TRISF_TRISF4 0x10
3496 #define _TRISF_RF4 0x10
3497 #define _TRISF_TRISF5 0x20
3498 #define _TRISF_RF5 0x20
3499 #define _TRISF_TRISF6 0x40
3500 #define _TRISF_RF6 0x40
3501 #define _TRISF_TRISF7 0x80
3502 #define _TRISF_RF7 0x80
3504 //==============================================================================
3507 //==============================================================================
3510 extern __at(0x0F98) __sfr DDRG
;
3516 unsigned TRISG0
: 1;
3517 unsigned TRISG1
: 1;
3518 unsigned TRISG2
: 1;
3519 unsigned TRISG3
: 1;
3520 unsigned TRISG4
: 1;
3551 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
3553 #define _TRISG0 0x01
3555 #define _TRISG1 0x02
3557 #define _TRISG2 0x04
3559 #define _TRISG3 0x08
3561 #define _TRISG4 0x10
3564 //==============================================================================
3567 //==============================================================================
3570 extern __at(0x0F98) __sfr TRISG
;
3576 unsigned TRISG0
: 1;
3577 unsigned TRISG1
: 1;
3578 unsigned TRISG2
: 1;
3579 unsigned TRISG3
: 1;
3580 unsigned TRISG4
: 1;
3611 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
3613 #define _TRISG_TRISG0 0x01
3614 #define _TRISG_RG0 0x01
3615 #define _TRISG_TRISG1 0x02
3616 #define _TRISG_RG1 0x02
3617 #define _TRISG_TRISG2 0x04
3618 #define _TRISG_RG2 0x04
3619 #define _TRISG_TRISG3 0x08
3620 #define _TRISG_RG3 0x08
3621 #define _TRISG_TRISG4 0x10
3622 #define _TRISG_RG4 0x10
3624 //==============================================================================
3627 //==============================================================================
3630 extern __at(0x0F9B) __sfr OSCTUNE
;
3643 unsigned INTSRC
: 1;
3653 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3661 #define _INTSRC 0x80
3663 //==============================================================================
3666 //==============================================================================
3669 extern __at(0x0F9D) __sfr PIE1
;
3675 unsigned TMR1IE
: 1;
3676 unsigned TMR2IE
: 1;
3677 unsigned CCP1IE
: 1;
3698 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3700 #define _TMR1IE 0x01
3701 #define _TMR2IE 0x02
3702 #define _CCP1IE 0x04
3710 //==============================================================================
3713 //==============================================================================
3716 extern __at(0x0F9E) __sfr PIR1
;
3722 unsigned TMR1IF
: 1;
3723 unsigned TMR2IF
: 1;
3724 unsigned CCP1IF
: 1;
3745 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3747 #define _TMR1IF 0x01
3748 #define _TMR2IF 0x02
3749 #define _CCP1IF 0x04
3757 //==============================================================================
3760 //==============================================================================
3763 extern __at(0x0F9F) __sfr IPR1
;
3769 unsigned TMR1IP
: 1;
3770 unsigned TMR2IP
: 1;
3771 unsigned CCP1IP
: 1;
3792 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3794 #define _TMR1IP 0x01
3795 #define _TMR2IP 0x02
3796 #define _CCP1IP 0x04
3804 //==============================================================================
3807 //==============================================================================
3810 extern __at(0x0FA0) __sfr PIE2
;
3816 unsigned CCP2IE
: 1;
3817 unsigned TMR3IE
: 1;
3818 unsigned HLVDIE
: 1;
3823 unsigned OSCFIE
: 1;
3839 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3841 #define _CCP2IE 0x01
3842 #define _TMR3IE 0x02
3843 #define _HLVDIE 0x04
3847 #define _OSCFIE 0x80
3849 //==============================================================================
3852 //==============================================================================
3855 extern __at(0x0FA1) __sfr PIR2
;
3861 unsigned CCP2IF
: 1;
3862 unsigned TMR3IF
: 1;
3863 unsigned HLVDIF
: 1;
3868 unsigned OSCFIF
: 1;
3884 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3886 #define _CCP2IF 0x01
3887 #define _TMR3IF 0x02
3888 #define _HLVDIF 0x04
3892 #define _OSCFIF 0x80
3894 //==============================================================================
3897 //==============================================================================
3900 extern __at(0x0FA2) __sfr IPR2
;
3906 unsigned CCP2IP
: 1;
3907 unsigned TMR3IP
: 1;
3908 unsigned HLVDIP
: 1;
3913 unsigned OSCFIP
: 1;
3929 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3931 #define _CCP2IP 0x01
3932 #define _TMR3IP 0x02
3933 #define _HLVDIP 0x04
3937 #define _OSCFIP 0x80
3939 //==============================================================================
3942 //==============================================================================
3945 extern __at(0x0FA3) __sfr PIE3
;
3959 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3965 //==============================================================================
3968 //==============================================================================
3971 extern __at(0x0FA4) __sfr PIR3
;
3985 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3991 //==============================================================================
3994 //==============================================================================
3997 extern __at(0x0FA5) __sfr IPR3
;
4011 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4017 //==============================================================================
4020 //==============================================================================
4023 extern __at(0x0FAB) __sfr RCSTA
;
4056 unsigned ADDEN1
: 1;
4064 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
4074 #define _ADDEN1 0x08
4084 //==============================================================================
4087 //==============================================================================
4090 extern __at(0x0FAB) __sfr RCSTA1
;
4123 unsigned ADDEN1
: 1;
4131 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
4133 #define _RCSTA1_RX9D 0x01
4134 #define _RCSTA1_RX9D1 0x01
4135 #define _RCSTA1_OERR 0x02
4136 #define _RCSTA1_OERR1 0x02
4137 #define _RCSTA1_FERR 0x04
4138 #define _RCSTA1_FERR1 0x04
4139 #define _RCSTA1_ADDEN 0x08
4140 #define _RCSTA1_ADEN 0x08
4141 #define _RCSTA1_ADDEN1 0x08
4142 #define _RCSTA1_CREN 0x10
4143 #define _RCSTA1_CREN1 0x10
4144 #define _RCSTA1_SREN 0x20
4145 #define _RCSTA1_SREN1 0x20
4146 #define _RCSTA1_RX9 0x40
4147 #define _RCSTA1_RX91 0x40
4148 #define _RCSTA1_SPEN 0x80
4149 #define _RCSTA1_SPEN1 0x80
4151 //==============================================================================
4154 //==============================================================================
4157 extern __at(0x0FAC) __sfr TXSTA
;
4178 unsigned SENDB1
: 1;
4186 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
4195 #define _SENDB1 0x08
4205 //==============================================================================
4208 //==============================================================================
4211 extern __at(0x0FAC) __sfr TXSTA1
;
4232 unsigned SENDB1
: 1;
4240 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
4242 #define _TXSTA1_TX9D 0x01
4243 #define _TXSTA1_TX9D1 0x01
4244 #define _TXSTA1_TRMT 0x02
4245 #define _TXSTA1_TRMT1 0x02
4246 #define _TXSTA1_BRGH 0x04
4247 #define _TXSTA1_BRGH1 0x04
4248 #define _TXSTA1_SENDB 0x08
4249 #define _TXSTA1_SENDB1 0x08
4250 #define _TXSTA1_SYNC 0x10
4251 #define _TXSTA1_SYNC1 0x10
4252 #define _TXSTA1_TXEN 0x20
4253 #define _TXSTA1_TXEN1 0x20
4254 #define _TXSTA1_TX9 0x40
4255 #define _TXSTA1_TX91 0x40
4256 #define _TXSTA1_CSRC 0x80
4257 #define _TXSTA1_CSRC1 0x80
4259 //==============================================================================
4261 extern __at(0x0FAD) __sfr TXREG
;
4262 extern __at(0x0FAD) __sfr TXREG1
;
4263 extern __at(0x0FAE) __sfr RCREG
;
4264 extern __at(0x0FAE) __sfr RCREG1
;
4265 extern __at(0x0FAF) __sfr SPBRG
;
4266 extern __at(0x0FAF) __sfr SPBRG1
;
4268 //==============================================================================
4271 extern __at(0x0FB1) __sfr T3CON
;
4277 unsigned TMR3ON
: 1;
4278 unsigned TMR3CS
: 1;
4279 unsigned NOT_T3SYNC
: 1;
4280 unsigned T3CCP1
: 1;
4281 unsigned T3CKPS0
: 1;
4282 unsigned T3CKPS1
: 1;
4283 unsigned T3CCP2
: 1;
4291 unsigned T3SYNC
: 1;
4303 unsigned T3INSYNC
: 1;
4314 unsigned T3CKPS
: 2;
4319 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
4321 #define _T3CON_TMR3ON 0x01
4322 #define _T3CON_TMR3CS 0x02
4323 #define _T3CON_NOT_T3SYNC 0x04
4324 #define _T3CON_T3SYNC 0x04
4325 #define _T3CON_T3INSYNC 0x04
4326 #define _T3CON_T3CCP1 0x08
4327 #define _T3CON_T3CKPS0 0x10
4328 #define _T3CON_T3CKPS1 0x20
4329 #define _T3CON_T3CCP2 0x40
4330 #define _T3CON_RD16 0x80
4332 //==============================================================================
4334 extern __at(0x0FB2) __sfr TMR3
;
4335 extern __at(0x0FB2) __sfr TMR3L
;
4336 extern __at(0x0FB3) __sfr TMR3H
;
4338 //==============================================================================
4341 extern __at(0x0FB4) __sfr CMCON
;
4364 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
4375 //==============================================================================
4378 //==============================================================================
4381 extern __at(0x0FB5) __sfr CVRCON
;
4416 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
4428 //==============================================================================
4431 //==============================================================================
4434 extern __at(0x0FBA) __sfr CCP2CON
;
4440 unsigned CCP2M0
: 1;
4441 unsigned CCP2M1
: 1;
4442 unsigned CCP2M2
: 1;
4443 unsigned CCP2M3
: 1;
4444 unsigned DCCP2Y
: 1;
4445 unsigned DCCP2X
: 1;
4488 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
4490 #define _CCP2M0 0x01
4491 #define _CCP2M1 0x02
4492 #define _CCP2M2 0x04
4493 #define _CCP2M3 0x08
4494 #define _DCCP2Y 0x10
4497 #define _DCCP2X 0x20
4501 //==============================================================================
4503 extern __at(0x0FBB) __sfr CCPR2
;
4504 extern __at(0x0FBB) __sfr CCPR2L
;
4505 extern __at(0x0FBC) __sfr CCPR2H
;
4507 //==============================================================================
4510 extern __at(0x0FBD) __sfr CCP1CON
;
4516 unsigned CCP1M0
: 1;
4517 unsigned CCP1M1
: 1;
4518 unsigned CCP1M2
: 1;
4519 unsigned CCP1M3
: 1;
4520 unsigned DCCP1Y
: 1;
4521 unsigned DCCP1X
: 1;
4564 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4566 #define _CCP1M0 0x01
4567 #define _CCP1M1 0x02
4568 #define _CCP1M2 0x04
4569 #define _CCP1M3 0x08
4570 #define _DCCP1Y 0x10
4573 #define _DCCP1X 0x20
4577 //==============================================================================
4579 extern __at(0x0FBE) __sfr CCPR1
;
4580 extern __at(0x0FBE) __sfr CCPR1L
;
4581 extern __at(0x0FBF) __sfr CCPR1H
;
4583 //==============================================================================
4586 extern __at(0x0FC0) __sfr ADCON2
;
4616 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4626 //==============================================================================
4629 //==============================================================================
4632 extern __at(0x0FC1) __sfr ADCON1
;
4662 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4671 //==============================================================================
4674 //==============================================================================
4677 extern __at(0x0FC2) __sfr ADCON0
;
4684 unsigned GO_NOT_DONE
: 1;
4696 unsigned GO_DONE
: 1;
4732 unsigned NOT_DONE
: 1;
4749 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4752 #define _GO_NOT_DONE 0x02
4753 #define _GO_DONE 0x02
4756 #define _NOT_DONE 0x02
4762 //==============================================================================
4764 extern __at(0x0FC3) __sfr ADRES
;
4765 extern __at(0x0FC3) __sfr ADRESL
;
4766 extern __at(0x0FC4) __sfr ADRESH
;
4768 //==============================================================================
4771 extern __at(0x0FC5) __sfr SSPCON2
;
4781 unsigned ACKSTAT
: 1;
4785 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4793 #define _ACKSTAT 0x40
4796 //==============================================================================
4799 //==============================================================================
4802 extern __at(0x0FC6) __sfr SSPCON1
;
4825 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4836 //==============================================================================
4839 //==============================================================================
4842 extern __at(0x0FC7) __sfr SSPSTAT
;
4850 unsigned R_NOT_W
: 1;
4853 unsigned D_NOT_A
: 1;
4863 unsigned I2C_START
: 1;
4864 unsigned I2C_STOP
: 1;
4874 unsigned I2C_READ
: 1;
4877 unsigned I2C_DAT
: 1;
4898 unsigned NOT_WRITE
: 1;
4901 unsigned NOT_ADDRESS
: 1;
4910 unsigned READ_WRITE
: 1;
4913 unsigned DATA_ADDRESS
: 1;
4931 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4935 #define _R_NOT_W 0x04
4937 #define _I2C_READ 0x04
4939 #define _NOT_WRITE 0x04
4940 #define _READ_WRITE 0x04
4943 #define _I2C_START 0x08
4945 #define _I2C_STOP 0x10
4946 #define _D_NOT_A 0x20
4948 #define _I2C_DAT 0x20
4950 #define _NOT_ADDRESS 0x20
4951 #define _DATA_ADDRESS 0x20
4956 //==============================================================================
4958 extern __at(0x0FC8) __sfr SSPADD
;
4959 extern __at(0x0FC9) __sfr SSPBUF
;
4961 //==============================================================================
4964 extern __at(0x0FCA) __sfr T2CON
;
4970 unsigned T2CKPS0
: 1;
4971 unsigned T2CKPS1
: 1;
4972 unsigned TMR2ON
: 1;
4973 unsigned T2OUTPS0
: 1;
4974 unsigned T2OUTPS1
: 1;
4975 unsigned T2OUTPS2
: 1;
4976 unsigned T2OUTPS3
: 1;
4982 unsigned T2CKPS
: 2;
4989 unsigned T2OUTPS
: 4;
4994 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
4996 #define _T2CKPS0 0x01
4997 #define _T2CKPS1 0x02
4998 #define _TMR2ON 0x04
4999 #define _T2OUTPS0 0x08
5000 #define _T2OUTPS1 0x10
5001 #define _T2OUTPS2 0x20
5002 #define _T2OUTPS3 0x40
5004 //==============================================================================
5006 extern __at(0x0FCB) __sfr PR2
;
5007 extern __at(0x0FCC) __sfr TMR2
;
5009 //==============================================================================
5012 extern __at(0x0FCD) __sfr T1CON
;
5018 unsigned TMR1ON
: 1;
5019 unsigned TMR1CS
: 1;
5020 unsigned NOT_T1SYNC
: 1;
5021 unsigned T1OSCEN
: 1;
5022 unsigned T1CKPS0
: 1;
5023 unsigned T1CKPS1
: 1;
5032 unsigned T1INSYNC
: 1;
5044 unsigned T1SYNC
: 1;
5055 unsigned T1CKPS
: 2;
5060 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5062 #define _TMR1ON 0x01
5063 #define _TMR1CS 0x02
5064 #define _NOT_T1SYNC 0x04
5065 #define _T1INSYNC 0x04
5066 #define _T1SYNC 0x04
5067 #define _T1OSCEN 0x08
5068 #define _T1CKPS0 0x10
5069 #define _T1CKPS1 0x20
5073 //==============================================================================
5075 extern __at(0x0FCE) __sfr TMR1
;
5076 extern __at(0x0FCE) __sfr TMR1L
;
5077 extern __at(0x0FCF) __sfr TMR1H
;
5079 //==============================================================================
5082 extern __at(0x0FD0) __sfr RCON
;
5088 unsigned NOT_BOR
: 1;
5089 unsigned NOT_POR
: 1;
5090 unsigned NOT_PD
: 1;
5091 unsigned NOT_TO
: 1;
5092 unsigned NOT_RI
: 1;
5094 unsigned SBOREN
: 1;
5111 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5113 #define _NOT_BOR 0x01
5115 #define _NOT_POR 0x02
5117 #define _NOT_PD 0x04
5119 #define _NOT_TO 0x08
5121 #define _NOT_RI 0x10
5123 #define _SBOREN 0x40
5126 //==============================================================================
5129 //==============================================================================
5132 extern __at(0x0FD1) __sfr WDTCON
;
5138 unsigned SWDTEN
: 1;
5161 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
5163 #define _SWDTEN 0x01
5166 //==============================================================================
5169 //==============================================================================
5172 extern __at(0x0FD2) __sfr HLVDCON
;
5178 unsigned HLVDL0
: 1;
5179 unsigned HLVDL1
: 1;
5180 unsigned HLVDL2
: 1;
5181 unsigned HLVDL3
: 1;
5182 unsigned HLVDEN
: 1;
5185 unsigned VDIRMAG
: 1;
5231 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
5233 #define _HLVDL0 0x01
5236 #define _HLVDL1 0x02
5239 #define _HLVDL2 0x04
5242 #define _HLVDL3 0x08
5245 #define _HLVDEN 0x10
5249 #define _VDIRMAG 0x80
5251 //==============================================================================
5254 //==============================================================================
5257 extern __at(0x0FD2) __sfr LVDCON
;
5263 unsigned HLVDL0
: 1;
5264 unsigned HLVDL1
: 1;
5265 unsigned HLVDL2
: 1;
5266 unsigned HLVDL3
: 1;
5267 unsigned HLVDEN
: 1;
5270 unsigned VDIRMAG
: 1;
5316 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
5318 #define _LVDCON_HLVDL0 0x01
5319 #define _LVDCON_LVDL0 0x01
5320 #define _LVDCON_LVV0 0x01
5321 #define _LVDCON_HLVDL1 0x02
5322 #define _LVDCON_LVDL1 0x02
5323 #define _LVDCON_LVV1 0x02
5324 #define _LVDCON_HLVDL2 0x04
5325 #define _LVDCON_LVDL2 0x04
5326 #define _LVDCON_LVV2 0x04
5327 #define _LVDCON_HLVDL3 0x08
5328 #define _LVDCON_LVDL3 0x08
5329 #define _LVDCON_LVV3 0x08
5330 #define _LVDCON_HLVDEN 0x10
5331 #define _LVDCON_LVDEN 0x10
5332 #define _LVDCON_IRVST 0x20
5333 #define _LVDCON_BGST 0x20
5334 #define _LVDCON_VDIRMAG 0x80
5336 //==============================================================================
5339 //==============================================================================
5342 extern __at(0x0FD3) __sfr OSCCON
;
5384 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5396 //==============================================================================
5399 //==============================================================================
5402 extern __at(0x0FD5) __sfr T0CON
;
5414 unsigned T08BIT
: 1;
5415 unsigned TMR0ON
: 1;
5425 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5433 #define _T08BIT 0x40
5434 #define _TMR0ON 0x80
5436 //==============================================================================
5438 extern __at(0x0FD6) __sfr TMR0
;
5439 extern __at(0x0FD6) __sfr TMR0L
;
5440 extern __at(0x0FD7) __sfr TMR0H
;
5442 //==============================================================================
5445 extern __at(0x0FD8) __sfr STATUS
;
5459 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5467 //==============================================================================
5469 extern __at(0x0FD9) __sfr FSR2L
;
5470 extern __at(0x0FDA) __sfr FSR2H
;
5471 extern __at(0x0FDB) __sfr PLUSW2
;
5472 extern __at(0x0FDC) __sfr PREINC2
;
5473 extern __at(0x0FDD) __sfr POSTDEC2
;
5474 extern __at(0x0FDE) __sfr POSTINC2
;
5475 extern __at(0x0FDF) __sfr INDF2
;
5476 extern __at(0x0FE0) __sfr BSR
;
5477 extern __at(0x0FE1) __sfr FSR1L
;
5478 extern __at(0x0FE2) __sfr FSR1H
;
5479 extern __at(0x0FE3) __sfr PLUSW1
;
5480 extern __at(0x0FE4) __sfr PREINC1
;
5481 extern __at(0x0FE5) __sfr POSTDEC1
;
5482 extern __at(0x0FE6) __sfr POSTINC1
;
5483 extern __at(0x0FE7) __sfr INDF1
;
5484 extern __at(0x0FE8) __sfr WREG
;
5485 extern __at(0x0FE9) __sfr FSR0L
;
5486 extern __at(0x0FEA) __sfr FSR0H
;
5487 extern __at(0x0FEB) __sfr PLUSW0
;
5488 extern __at(0x0FEC) __sfr PREINC0
;
5489 extern __at(0x0FED) __sfr POSTDEC0
;
5490 extern __at(0x0FEE) __sfr POSTINC0
;
5491 extern __at(0x0FEF) __sfr INDF0
;
5493 //==============================================================================
5496 extern __at(0x0FF0) __sfr INTCON3
;
5502 unsigned INT1IF
: 1;
5503 unsigned INT2IF
: 1;
5504 unsigned INT3IF
: 1;
5505 unsigned INT1IE
: 1;
5506 unsigned INT2IE
: 1;
5507 unsigned INT3IE
: 1;
5508 unsigned INT1IP
: 1;
5509 unsigned INT2IP
: 1;
5525 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5527 #define _INT1IF 0x01
5529 #define _INT2IF 0x02
5531 #define _INT3IF 0x04
5533 #define _INT1IE 0x08
5535 #define _INT2IE 0x10
5537 #define _INT3IE 0x20
5539 #define _INT1IP 0x40
5541 #define _INT2IP 0x80
5544 //==============================================================================
5547 //==============================================================================
5550 extern __at(0x0FF1) __sfr INTCON2
;
5557 unsigned INT3IP
: 1;
5558 unsigned TMR0IP
: 1;
5559 unsigned INTEDG3
: 1;
5560 unsigned INTEDG2
: 1;
5561 unsigned INTEDG1
: 1;
5562 unsigned INTEDG0
: 1;
5563 unsigned NOT_RBPU
: 1;
5579 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5582 #define _INT3IP 0x02
5584 #define _TMR0IP 0x04
5586 #define _INTEDG3 0x08
5587 #define _INTEDG2 0x10
5588 #define _INTEDG1 0x20
5589 #define _INTEDG0 0x40
5590 #define _NOT_RBPU 0x80
5593 //==============================================================================
5596 //==============================================================================
5599 extern __at(0x0FF2) __sfr INTCON
;
5606 unsigned INT0IF
: 1;
5607 unsigned TMR0IF
: 1;
5609 unsigned INT0IE
: 1;
5610 unsigned TMR0IE
: 1;
5611 unsigned PEIE_GIEL
: 1;
5612 unsigned GIE_GIEH
: 1;
5640 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5643 #define _INT0IF 0x02
5645 #define _TMR0IF 0x04
5648 #define _INT0IE 0x10
5650 #define _TMR0IE 0x20
5652 #define _PEIE_GIEL 0x40
5655 #define _GIE_GIEH 0x80
5659 //==============================================================================
5661 extern __at(0x0FF3) __sfr PROD
;
5662 extern __at(0x0FF3) __sfr PRODL
;
5663 extern __at(0x0FF4) __sfr PRODH
;
5664 extern __at(0x0FF5) __sfr TABLAT
;
5665 extern __at(0x0FF6) __sfr TBLPTR
;
5666 extern __at(0x0FF6) __sfr TBLPTRL
;
5667 extern __at(0x0FF7) __sfr TBLPTRH
;
5668 extern __at(0x0FF8) __sfr TBLPTRU
;
5669 extern __at(0x0FF9) __sfr PC
;
5670 extern __at(0x0FF9) __sfr PCL
;
5671 extern __at(0x0FFA) __sfr PCLATH
;
5672 extern __at(0x0FFB) __sfr PCLATU
;
5674 //==============================================================================
5677 extern __at(0x0FFC) __sfr STKPTR
;
5683 unsigned STKPTR0
: 1;
5684 unsigned STKPTR1
: 1;
5685 unsigned STKPTR2
: 1;
5686 unsigned STKPTR3
: 1;
5687 unsigned STKPTR4
: 1;
5689 unsigned STKUNF
: 1;
5690 unsigned STKFUL
: 1;
5702 unsigned STKOVF
: 1;
5707 unsigned STKPTR
: 5;
5712 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5714 #define _STKPTR0 0x01
5715 #define _STKPTR1 0x02
5716 #define _STKPTR2 0x04
5717 #define _STKPTR3 0x08
5718 #define _STKPTR4 0x10
5719 #define _STKUNF 0x40
5720 #define _STKFUL 0x80
5721 #define _STKOVF 0x80
5723 //==============================================================================
5725 extern __at(0x0FFD) __sfr TOS
;
5726 extern __at(0x0FFD) __sfr TOSL
;
5727 extern __at(0x0FFE) __sfr TOSH
;
5728 extern __at(0x0FFF) __sfr TOSU
;
5730 //==============================================================================
5732 // Configuration Bits
5734 //==============================================================================
5736 #define __CONFIG1H 0x300001
5737 #define __CONFIG2L 0x300002
5738 #define __CONFIG2H 0x300003
5739 #define __CONFIG3H 0x300005
5740 #define __CONFIG4L 0x300006
5741 #define __CONFIG5L 0x300008
5743 //----------------------------- CONFIG1H Options -------------------------------
5745 #define _OSC_LP_1H 0xF0 // LP oscillator.
5746 #define _OSC_XT_1H 0xF1 // XT oscillator.
5747 #define _OSC_HS_1H 0xF2 // HS oscillator.
5748 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
5749 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
5750 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
5751 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
5752 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
5753 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
5754 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
5755 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
5756 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
5757 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
5758 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
5760 //----------------------------- CONFIG2L Options -------------------------------
5762 #define _PWRT_ON_2L 0xFE // PWRT enabled.
5763 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
5764 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
5765 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
5766 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
5767 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
5768 #define _BORV_0_2L 0xE7 // VBOR set to 4.6V.
5769 #define _BORV_1_2L 0xEF // VBOR set to 4.3V.
5770 #define _BORV_2_2L 0xF7 // VBOR set to 2.8V.
5771 #define _BORV_3_2L 0xFF // VBOR set to 2.1V.
5773 //----------------------------- CONFIG2H Options -------------------------------
5775 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
5776 #define _WDT_ON_2H 0xFF // WDT enabled.
5777 #define _WDTPS_1_2H 0xE1 // 1:1.
5778 #define _WDTPS_2_2H 0xE3 // 1:2.
5779 #define _WDTPS_4_2H 0xE5 // 1:4.
5780 #define _WDTPS_8_2H 0xE7 // 1:8.
5781 #define _WDTPS_16_2H 0xE9 // 1:16.
5782 #define _WDTPS_32_2H 0xEB // 1:32.
5783 #define _WDTPS_64_2H 0xED // 1:64.
5784 #define _WDTPS_128_2H 0xEF // 1:128.
5785 #define _WDTPS_256_2H 0xF1 // 1:256.
5786 #define _WDTPS_512_2H 0xF3 // 1:512.
5787 #define _WDTPS_1024_2H 0xF5 // 1:1024.
5788 #define _WDTPS_2048_2H 0xF7 // 1:2048.
5789 #define _WDTPS_4096_2H 0xF9 // 1:4096.
5790 #define _WDTPS_8192_2H 0xFB // 1:8192.
5791 #define _WDTPS_16384_2H 0xFD // 1:16384.
5792 #define _WDTPS_32768_2H 0xFF // 1:32768.
5794 //----------------------------- CONFIG3H Options -------------------------------
5796 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RE7.
5797 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
5798 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
5799 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
5800 #define _MCLRE_OFF_3H 0x7F // RG5 input pin enabled; MCLR disabled.
5801 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RG5 input pin disabled.
5803 //----------------------------- CONFIG4L Options -------------------------------
5805 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
5806 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
5807 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
5808 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
5809 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
5810 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
5812 //----------------------------- CONFIG5L Options -------------------------------
5814 #define _CP_ON_5L 0xFE // Program memory block (000000-003FFFh) code-protected.
5815 #define _CP_OFF_5L 0xFF // Program memory block (000000-003FFFh) not code-protected.
5817 //==============================================================================
5819 #define __DEVID1 0x3FFFFE
5820 #define __DEVID2 0x3FFFFF
5822 #define __IDLOC0 0x200000
5823 #define __IDLOC1 0x200001
5824 #define __IDLOC2 0x200002
5825 #define __IDLOC3 0x200003
5826 #define __IDLOC4 0x200004
5827 #define __IDLOC5 0x200005
5828 #define __IDLOC6 0x200006
5829 #define __IDLOC7 0x200007
5831 #endif // #ifndef __PIC18LF6490_H__