2 * This declarations of the PIC18LF6520 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:06 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF6520_H__
26 #define __PIC18LF6520_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F6B) __sfr RCSTA2
;
105 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
107 #define _RCSTA2_RX9D 0x01
108 #define _RCSTA2_RCD8 0x01
109 #define _RCSTA2_RX9D2 0x01
110 #define _RCSTA2_OERR 0x02
111 #define _RCSTA2_OERR2 0x02
112 #define _RCSTA2_FERR 0x04
113 #define _RCSTA2_FERR2 0x04
114 #define _RCSTA2_ADDEN 0x08
115 #define _RCSTA2_ADEN 0x08
116 #define _RCSTA2_ADDEN2 0x08
117 #define _RCSTA2_CREN 0x10
118 #define _RCSTA2_CREN2 0x10
119 #define _RCSTA2_SREN 0x20
120 #define _RCSTA2_SREN2 0x20
121 #define _RCSTA2_RX9 0x40
122 #define _RCSTA2_RC9 0x40
123 #define _RCSTA2_NOT_RC8 0x40
124 #define _RCSTA2_RC8_9 0x40
125 #define _RCSTA2_RX92 0x40
126 #define _RCSTA2_SPEN 0x80
127 #define _RCSTA2_SPEN2 0x80
129 //==============================================================================
132 //==============================================================================
135 extern __at(0x0F6C) __sfr TXSTA2
;
171 unsigned NOT_TX8
: 1;
188 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
190 #define _TXSTA2_TX9D 0x01
191 #define _TXSTA2_TXD8 0x01
192 #define _TXSTA2_TX9D2 0x01
193 #define _TXSTA2_TRMT 0x02
194 #define _TXSTA2_TRMT2 0x02
195 #define _TXSTA2_BRGH 0x04
196 #define _TXSTA2_BRGH2 0x04
197 #define _TXSTA2_SENDB2 0x08
198 #define _TXSTA2_SYNC 0x10
199 #define _TXSTA2_SYNC2 0x10
200 #define _TXSTA2_TXEN 0x20
201 #define _TXSTA2_TXEN2 0x20
202 #define _TXSTA2_TX9 0x40
203 #define _TXSTA2_TX8_9 0x40
204 #define _TXSTA2_NOT_TX8 0x40
205 #define _TXSTA2_TX92 0x40
206 #define _TXSTA2_CSRC 0x80
207 #define _TXSTA2_CSRC2 0x80
209 //==============================================================================
211 extern __at(0x0F6D) __sfr TXREG2
;
212 extern __at(0x0F6E) __sfr RCREG2
;
213 extern __at(0x0F6F) __sfr SPBRG2
;
215 //==============================================================================
218 extern __at(0x0F70) __sfr CCP5CON
;
260 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
271 //==============================================================================
273 extern __at(0x0F71) __sfr CCPR5
;
274 extern __at(0x0F71) __sfr CCPR5L
;
275 extern __at(0x0F72) __sfr CCPR5H
;
277 //==============================================================================
280 extern __at(0x0F73) __sfr CCP4CON
;
322 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
333 //==============================================================================
335 extern __at(0x0F74) __sfr CCPR4
;
336 extern __at(0x0F74) __sfr CCPR4L
;
337 extern __at(0x0F75) __sfr CCPR4H
;
339 //==============================================================================
342 extern __at(0x0F76) __sfr T4CON
;
348 unsigned T4CKPS0
: 1;
349 unsigned T4CKPS1
: 1;
351 unsigned T4OUTPS0
: 1;
352 unsigned T4OUTPS1
: 1;
353 unsigned T4OUTPS2
: 1;
354 unsigned T4OUTPS3
: 1;
367 unsigned T4OUTPS
: 4;
372 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
374 #define _T4CKPS0 0x01
375 #define _T4CKPS1 0x02
377 #define _T4OUTPS0 0x08
378 #define _T4OUTPS1 0x10
379 #define _T4OUTPS2 0x20
380 #define _T4OUTPS3 0x40
382 //==============================================================================
384 extern __at(0x0F77) __sfr PR4
;
385 extern __at(0x0F78) __sfr TMR4
;
387 //==============================================================================
390 extern __at(0x0F80) __sfr PORTA
;
437 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
439 #define _PORTA_RA0 0x01
440 #define _PORTA_AN0 0x01
441 #define _PORTA_RA1 0x02
442 #define _PORTA_AN1 0x02
443 #define _PORTA_RA2 0x04
444 #define _PORTA_AN2 0x04
445 #define _PORTA_VREFM 0x04
446 #define _PORTA_RA3 0x08
447 #define _PORTA_AN3 0x08
448 #define _PORTA_VREFP 0x08
449 #define _PORTA_RA4 0x10
450 #define _PORTA_T0CKI 0x10
451 #define _PORTA_RA5 0x20
452 #define _PORTA_AN4 0x20
453 #define _PORTA_LVDIN 0x20
454 #define _PORTA_RA6 0x40
455 #define _PORTA_OSC2 0x40
456 #define _PORTA_CLKO 0x40
458 //==============================================================================
461 //==============================================================================
464 extern __at(0x0F81) __sfr PORTB
;
517 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
519 #define _PORTB_RB0 0x01
520 #define _PORTB_INT0 0x01
521 #define _PORTB_RB1 0x02
522 #define _PORTB_INT1 0x02
523 #define _PORTB_RB2 0x04
524 #define _PORTB_INT2 0x04
525 #define _PORTB_RB3 0x08
526 #define _PORTB_INT3 0x08
527 #define _PORTB_RB4 0x10
528 #define _PORTB_KBI0 0x10
529 #define _PORTB_RB5 0x20
530 #define _PORTB_KBI1 0x20
531 #define _PORTB_PGM 0x20
532 #define _PORTB_RB6 0x40
533 #define _PORTB_KBI2 0x40
534 #define _PORTB_PGC 0x40
535 #define _PORTB_RB7 0x80
536 #define _PORTB_KBI3 0x80
537 #define _PORTB_PGD 0x80
539 //==============================================================================
542 //==============================================================================
545 extern __at(0x0F82) __sfr PORTC
;
598 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
600 #define _PORTC_RC0 0x01
601 #define _PORTC_T1OSO 0x01
602 #define _PORTC_T13CKI 0x01
603 #define _PORTC_RC1 0x02
604 #define _PORTC_T1OSI 0x02
605 #define _PORTC_CCP2 0x02
606 #define _PORTC_CCP2A 0x02
607 #define _PORTC_RC2 0x04
608 #define _PORTC_CCP1 0x04
609 #define _PORTC_RC3 0x08
610 #define _PORTC_SCK 0x08
611 #define _PORTC_SCL 0x08
612 #define _PORTC_RC4 0x10
613 #define _PORTC_SDI 0x10
614 #define _PORTC_SDA 0x10
615 #define _PORTC_RC5 0x20
616 #define _PORTC_SDO 0x20
617 #define _PORTC_RC6 0x40
618 #define _PORTC_TX 0x40
619 #define _PORTC_CK 0x40
620 #define _PORTC_RC7 0x80
621 #define _PORTC_RX 0x80
623 //==============================================================================
626 //==============================================================================
629 extern __at(0x0F83) __sfr PORTD
;
658 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
660 #define _PORTD_RD0 0x01
661 #define _PORTD_PSP0 0x01
662 #define _PORTD_RD1 0x02
663 #define _PORTD_PSP1 0x02
664 #define _PORTD_RD2 0x04
665 #define _PORTD_PSP2 0x04
666 #define _PORTD_RD3 0x08
667 #define _PORTD_PSP3 0x08
668 #define _PORTD_RD4 0x10
669 #define _PORTD_PSP4 0x10
670 #define _PORTD_RD5 0x20
671 #define _PORTD_PSP5 0x20
672 #define _PORTD_RD6 0x40
673 #define _PORTD_PSP6 0x40
674 #define _PORTD_RD7 0x80
675 #define _PORTD_PSP7 0x80
677 //==============================================================================
680 //==============================================================================
683 extern __at(0x0F84) __sfr PORTE
;
724 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
726 #define _PORTE_RE0 0x01
727 #define _PORTE_RD 0x01
728 #define _PORTE_RE1 0x02
729 #define _PORTE_WR 0x02
730 #define _PORTE_RE2 0x04
731 #define _PORTE_CS 0x04
732 #define _PORTE_RE3 0x08
733 #define _PORTE_RE4 0x10
734 #define _PORTE_RE5 0x20
735 #define _PORTE_RE6 0x40
736 #define _PORTE_RE7 0x80
737 #define _PORTE_CCP2 0x80
738 #define _PORTE_CCP2C 0x80
740 //==============================================================================
743 //==============================================================================
746 extern __at(0x0F85) __sfr PORTF
;
787 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
789 #define _PORTF_RF0 0x01
790 #define _PORTF_AN5 0x01
791 #define _PORTF_RF1 0x02
792 #define _PORTF_AN6 0x02
793 #define _PORTF_C2OUT 0x02
794 #define _PORTF_RF2 0x04
795 #define _PORTF_AN7 0x04
796 #define _PORTF_C1OUT 0x04
797 #define _PORTF_RF3 0x08
798 #define _PORTF_AN8 0x08
799 #define _PORTF_RF4 0x10
800 #define _PORTF_AN9 0x10
801 #define _PORTF_RF5 0x20
802 #define _PORTF_AN10 0x20
803 #define _PORTF_CVREF 0x20
804 #define _PORTF_RF6 0x40
805 #define _PORTF_AN11 0x40
806 #define _PORTF_RF7 0x80
807 #define _PORTF_SS 0x80
809 //==============================================================================
812 //==============================================================================
815 extern __at(0x0F86) __sfr PORTG
;
862 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
864 #define _PORTG_RG0 0x01
865 #define _PORTG_CCP3 0x01
866 #define _PORTG_RG1 0x02
867 #define _PORTG_TX2 0x02
868 #define _PORTG_CK2 0x02
869 #define _PORTG_RG2 0x04
870 #define _PORTG_RX2 0x04
871 #define _PORTG_DT2 0x04
872 #define _PORTG_RG3 0x08
873 #define _PORTG_CCP4 0x08
874 #define _PORTG_RG4 0x10
875 #define _PORTG_CCP5 0x10
877 //==============================================================================
880 //==============================================================================
883 extern __at(0x0F89) __sfr LATA
;
906 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
916 //==============================================================================
919 //==============================================================================
922 extern __at(0x0F8A) __sfr LATB
;
936 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
947 //==============================================================================
950 //==============================================================================
953 extern __at(0x0F8B) __sfr LATC
;
967 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
978 //==============================================================================
981 //==============================================================================
984 extern __at(0x0F8C) __sfr LATD
;
998 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1009 //==============================================================================
1012 //==============================================================================
1015 extern __at(0x0F8D) __sfr LATE
;
1029 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1040 //==============================================================================
1043 //==============================================================================
1046 extern __at(0x0F8E) __sfr LATF
;
1060 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1071 //==============================================================================
1074 //==============================================================================
1077 extern __at(0x0F8F) __sfr LATG
;
1100 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1108 //==============================================================================
1111 //==============================================================================
1114 extern __at(0x0F92) __sfr DDRA
;
1120 unsigned TRISA0
: 1;
1121 unsigned TRISA1
: 1;
1122 unsigned TRISA2
: 1;
1123 unsigned TRISA3
: 1;
1124 unsigned TRISA4
: 1;
1125 unsigned TRISA5
: 1;
1126 unsigned TRISA6
: 1;
1155 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1157 #define _TRISA0 0x01
1159 #define _TRISA1 0x02
1161 #define _TRISA2 0x04
1163 #define _TRISA3 0x08
1165 #define _TRISA4 0x10
1167 #define _TRISA5 0x20
1169 #define _TRISA6 0x40
1172 //==============================================================================
1175 //==============================================================================
1178 extern __at(0x0F92) __sfr TRISA
;
1184 unsigned TRISA0
: 1;
1185 unsigned TRISA1
: 1;
1186 unsigned TRISA2
: 1;
1187 unsigned TRISA3
: 1;
1188 unsigned TRISA4
: 1;
1189 unsigned TRISA5
: 1;
1190 unsigned TRISA6
: 1;
1219 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1221 #define _TRISA_TRISA0 0x01
1222 #define _TRISA_RA0 0x01
1223 #define _TRISA_TRISA1 0x02
1224 #define _TRISA_RA1 0x02
1225 #define _TRISA_TRISA2 0x04
1226 #define _TRISA_RA2 0x04
1227 #define _TRISA_TRISA3 0x08
1228 #define _TRISA_RA3 0x08
1229 #define _TRISA_TRISA4 0x10
1230 #define _TRISA_RA4 0x10
1231 #define _TRISA_TRISA5 0x20
1232 #define _TRISA_RA5 0x20
1233 #define _TRISA_TRISA6 0x40
1234 #define _TRISA_RA6 0x40
1236 //==============================================================================
1239 //==============================================================================
1242 extern __at(0x0F93) __sfr DDRB
;
1248 unsigned TRISB0
: 1;
1249 unsigned TRISB1
: 1;
1250 unsigned TRISB2
: 1;
1251 unsigned TRISB3
: 1;
1252 unsigned TRISB4
: 1;
1253 unsigned TRISB5
: 1;
1254 unsigned TRISB6
: 1;
1255 unsigned TRISB7
: 1;
1271 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1273 #define _TRISB0 0x01
1275 #define _TRISB1 0x02
1277 #define _TRISB2 0x04
1279 #define _TRISB3 0x08
1281 #define _TRISB4 0x10
1283 #define _TRISB5 0x20
1285 #define _TRISB6 0x40
1287 #define _TRISB7 0x80
1290 //==============================================================================
1293 //==============================================================================
1296 extern __at(0x0F93) __sfr TRISB
;
1302 unsigned TRISB0
: 1;
1303 unsigned TRISB1
: 1;
1304 unsigned TRISB2
: 1;
1305 unsigned TRISB3
: 1;
1306 unsigned TRISB4
: 1;
1307 unsigned TRISB5
: 1;
1308 unsigned TRISB6
: 1;
1309 unsigned TRISB7
: 1;
1325 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1327 #define _TRISB_TRISB0 0x01
1328 #define _TRISB_RB0 0x01
1329 #define _TRISB_TRISB1 0x02
1330 #define _TRISB_RB1 0x02
1331 #define _TRISB_TRISB2 0x04
1332 #define _TRISB_RB2 0x04
1333 #define _TRISB_TRISB3 0x08
1334 #define _TRISB_RB3 0x08
1335 #define _TRISB_TRISB4 0x10
1336 #define _TRISB_RB4 0x10
1337 #define _TRISB_TRISB5 0x20
1338 #define _TRISB_RB5 0x20
1339 #define _TRISB_TRISB6 0x40
1340 #define _TRISB_RB6 0x40
1341 #define _TRISB_TRISB7 0x80
1342 #define _TRISB_RB7 0x80
1344 //==============================================================================
1347 //==============================================================================
1350 extern __at(0x0F94) __sfr DDRC
;
1356 unsigned TRISC0
: 1;
1357 unsigned TRISC1
: 1;
1358 unsigned TRISC2
: 1;
1359 unsigned TRISC3
: 1;
1360 unsigned TRISC4
: 1;
1361 unsigned TRISC5
: 1;
1362 unsigned TRISC6
: 1;
1363 unsigned TRISC7
: 1;
1379 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1381 #define _TRISC0 0x01
1383 #define _TRISC1 0x02
1385 #define _TRISC2 0x04
1387 #define _TRISC3 0x08
1389 #define _TRISC4 0x10
1391 #define _TRISC5 0x20
1393 #define _TRISC6 0x40
1395 #define _TRISC7 0x80
1398 //==============================================================================
1401 //==============================================================================
1404 extern __at(0x0F94) __sfr TRISC
;
1410 unsigned TRISC0
: 1;
1411 unsigned TRISC1
: 1;
1412 unsigned TRISC2
: 1;
1413 unsigned TRISC3
: 1;
1414 unsigned TRISC4
: 1;
1415 unsigned TRISC5
: 1;
1416 unsigned TRISC6
: 1;
1417 unsigned TRISC7
: 1;
1433 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1435 #define _TRISC_TRISC0 0x01
1436 #define _TRISC_RC0 0x01
1437 #define _TRISC_TRISC1 0x02
1438 #define _TRISC_RC1 0x02
1439 #define _TRISC_TRISC2 0x04
1440 #define _TRISC_RC2 0x04
1441 #define _TRISC_TRISC3 0x08
1442 #define _TRISC_RC3 0x08
1443 #define _TRISC_TRISC4 0x10
1444 #define _TRISC_RC4 0x10
1445 #define _TRISC_TRISC5 0x20
1446 #define _TRISC_RC5 0x20
1447 #define _TRISC_TRISC6 0x40
1448 #define _TRISC_RC6 0x40
1449 #define _TRISC_TRISC7 0x80
1450 #define _TRISC_RC7 0x80
1452 //==============================================================================
1455 //==============================================================================
1458 extern __at(0x0F95) __sfr DDRD
;
1464 unsigned TRISD0
: 1;
1465 unsigned TRISD1
: 1;
1466 unsigned TRISD2
: 1;
1467 unsigned TRISD3
: 1;
1468 unsigned TRISD4
: 1;
1469 unsigned TRISD5
: 1;
1470 unsigned TRISD6
: 1;
1471 unsigned TRISD7
: 1;
1487 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1489 #define _TRISD0 0x01
1491 #define _TRISD1 0x02
1493 #define _TRISD2 0x04
1495 #define _TRISD3 0x08
1497 #define _TRISD4 0x10
1499 #define _TRISD5 0x20
1501 #define _TRISD6 0x40
1503 #define _TRISD7 0x80
1506 //==============================================================================
1509 //==============================================================================
1512 extern __at(0x0F95) __sfr TRISD
;
1518 unsigned TRISD0
: 1;
1519 unsigned TRISD1
: 1;
1520 unsigned TRISD2
: 1;
1521 unsigned TRISD3
: 1;
1522 unsigned TRISD4
: 1;
1523 unsigned TRISD5
: 1;
1524 unsigned TRISD6
: 1;
1525 unsigned TRISD7
: 1;
1541 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1543 #define _TRISD_TRISD0 0x01
1544 #define _TRISD_RD0 0x01
1545 #define _TRISD_TRISD1 0x02
1546 #define _TRISD_RD1 0x02
1547 #define _TRISD_TRISD2 0x04
1548 #define _TRISD_RD2 0x04
1549 #define _TRISD_TRISD3 0x08
1550 #define _TRISD_RD3 0x08
1551 #define _TRISD_TRISD4 0x10
1552 #define _TRISD_RD4 0x10
1553 #define _TRISD_TRISD5 0x20
1554 #define _TRISD_RD5 0x20
1555 #define _TRISD_TRISD6 0x40
1556 #define _TRISD_RD6 0x40
1557 #define _TRISD_TRISD7 0x80
1558 #define _TRISD_RD7 0x80
1560 //==============================================================================
1563 //==============================================================================
1566 extern __at(0x0F96) __sfr DDRE
;
1572 unsigned TRISE0
: 1;
1573 unsigned TRISE1
: 1;
1574 unsigned TRISE2
: 1;
1575 unsigned TRISE3
: 1;
1576 unsigned TRISE4
: 1;
1577 unsigned TRISE5
: 1;
1578 unsigned TRISE6
: 1;
1579 unsigned TRISE7
: 1;
1595 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1597 #define _TRISE0 0x01
1599 #define _TRISE1 0x02
1601 #define _TRISE2 0x04
1603 #define _TRISE3 0x08
1605 #define _TRISE4 0x10
1607 #define _TRISE5 0x20
1609 #define _TRISE6 0x40
1611 #define _TRISE7 0x80
1614 //==============================================================================
1617 //==============================================================================
1620 extern __at(0x0F96) __sfr TRISE
;
1626 unsigned TRISE0
: 1;
1627 unsigned TRISE1
: 1;
1628 unsigned TRISE2
: 1;
1629 unsigned TRISE3
: 1;
1630 unsigned TRISE4
: 1;
1631 unsigned TRISE5
: 1;
1632 unsigned TRISE6
: 1;
1633 unsigned TRISE7
: 1;
1649 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1651 #define _TRISE_TRISE0 0x01
1652 #define _TRISE_RE0 0x01
1653 #define _TRISE_TRISE1 0x02
1654 #define _TRISE_RE1 0x02
1655 #define _TRISE_TRISE2 0x04
1656 #define _TRISE_RE2 0x04
1657 #define _TRISE_TRISE3 0x08
1658 #define _TRISE_RE3 0x08
1659 #define _TRISE_TRISE4 0x10
1660 #define _TRISE_RE4 0x10
1661 #define _TRISE_TRISE5 0x20
1662 #define _TRISE_RE5 0x20
1663 #define _TRISE_TRISE6 0x40
1664 #define _TRISE_RE6 0x40
1665 #define _TRISE_TRISE7 0x80
1666 #define _TRISE_RE7 0x80
1668 //==============================================================================
1671 //==============================================================================
1674 extern __at(0x0F97) __sfr DDRF
;
1680 unsigned TRISF0
: 1;
1681 unsigned TRISF1
: 1;
1682 unsigned TRISF2
: 1;
1683 unsigned TRISF3
: 1;
1684 unsigned TRISF4
: 1;
1685 unsigned TRISF5
: 1;
1686 unsigned TRISF6
: 1;
1687 unsigned TRISF7
: 1;
1703 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
1705 #define _TRISF0 0x01
1707 #define _TRISF1 0x02
1709 #define _TRISF2 0x04
1711 #define _TRISF3 0x08
1713 #define _TRISF4 0x10
1715 #define _TRISF5 0x20
1717 #define _TRISF6 0x40
1719 #define _TRISF7 0x80
1722 //==============================================================================
1725 //==============================================================================
1728 extern __at(0x0F97) __sfr TRISF
;
1734 unsigned TRISF0
: 1;
1735 unsigned TRISF1
: 1;
1736 unsigned TRISF2
: 1;
1737 unsigned TRISF3
: 1;
1738 unsigned TRISF4
: 1;
1739 unsigned TRISF5
: 1;
1740 unsigned TRISF6
: 1;
1741 unsigned TRISF7
: 1;
1757 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
1759 #define _TRISF_TRISF0 0x01
1760 #define _TRISF_RF0 0x01
1761 #define _TRISF_TRISF1 0x02
1762 #define _TRISF_RF1 0x02
1763 #define _TRISF_TRISF2 0x04
1764 #define _TRISF_RF2 0x04
1765 #define _TRISF_TRISF3 0x08
1766 #define _TRISF_RF3 0x08
1767 #define _TRISF_TRISF4 0x10
1768 #define _TRISF_RF4 0x10
1769 #define _TRISF_TRISF5 0x20
1770 #define _TRISF_RF5 0x20
1771 #define _TRISF_TRISF6 0x40
1772 #define _TRISF_RF6 0x40
1773 #define _TRISF_TRISF7 0x80
1774 #define _TRISF_RF7 0x80
1776 //==============================================================================
1779 //==============================================================================
1782 extern __at(0x0F98) __sfr DDRG
;
1788 unsigned TRISG0
: 1;
1789 unsigned TRISG1
: 1;
1790 unsigned TRISG2
: 1;
1791 unsigned TRISG3
: 1;
1792 unsigned TRISG4
: 1;
1823 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
1825 #define _TRISG0 0x01
1827 #define _TRISG1 0x02
1829 #define _TRISG2 0x04
1831 #define _TRISG3 0x08
1833 #define _TRISG4 0x10
1836 //==============================================================================
1839 //==============================================================================
1842 extern __at(0x0F98) __sfr TRISG
;
1848 unsigned TRISG0
: 1;
1849 unsigned TRISG1
: 1;
1850 unsigned TRISG2
: 1;
1851 unsigned TRISG3
: 1;
1852 unsigned TRISG4
: 1;
1883 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
1885 #define _TRISG_TRISG0 0x01
1886 #define _TRISG_RG0 0x01
1887 #define _TRISG_TRISG1 0x02
1888 #define _TRISG_RG1 0x02
1889 #define _TRISG_TRISG2 0x04
1890 #define _TRISG_RG2 0x04
1891 #define _TRISG_TRISG3 0x08
1892 #define _TRISG_RG3 0x08
1893 #define _TRISG_TRISG4 0x10
1894 #define _TRISG_RG4 0x10
1896 //==============================================================================
1899 //==============================================================================
1902 extern __at(0x0F9D) __sfr PIE1
;
1908 unsigned TMR1IE
: 1;
1909 unsigned TMR2IE
: 1;
1910 unsigned CCP1IE
: 1;
1931 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1933 #define _TMR1IE 0x01
1934 #define _TMR2IE 0x02
1935 #define _CCP1IE 0x04
1944 //==============================================================================
1947 //==============================================================================
1950 extern __at(0x0F9E) __sfr PIR1
;
1956 unsigned TMR1IF
: 1;
1957 unsigned TMR2IF
: 1;
1958 unsigned CCP1IF
: 1;
1979 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1981 #define _TMR1IF 0x01
1982 #define _TMR2IF 0x02
1983 #define _CCP1IF 0x04
1992 //==============================================================================
1995 //==============================================================================
1998 extern __at(0x0F9F) __sfr IPR1
;
2004 unsigned TMR1IP
: 1;
2005 unsigned TMR2IP
: 1;
2006 unsigned CCP1IP
: 1;
2027 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2029 #define _TMR1IP 0x01
2030 #define _TMR2IP 0x02
2031 #define _CCP1IP 0x04
2040 //==============================================================================
2043 //==============================================================================
2046 extern __at(0x0FA0) __sfr PIE2
;
2050 unsigned CCP2IE
: 1;
2051 unsigned TMR3IE
: 1;
2060 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2062 #define _CCP2IE 0x01
2063 #define _TMR3IE 0x02
2069 //==============================================================================
2072 //==============================================================================
2075 extern __at(0x0FA1) __sfr PIR2
;
2079 unsigned CCP2IF
: 1;
2080 unsigned TMR3IF
: 1;
2089 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2091 #define _CCP2IF 0x01
2092 #define _TMR3IF 0x02
2098 //==============================================================================
2101 //==============================================================================
2104 extern __at(0x0FA2) __sfr IPR2
;
2108 unsigned CCP2IP
: 1;
2109 unsigned TMR3IP
: 1;
2118 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2120 #define _CCP2IP 0x01
2121 #define _TMR3IP 0x02
2127 //==============================================================================
2130 //==============================================================================
2133 extern __at(0x0FA3) __sfr PIE3
;
2137 unsigned CCP3IE
: 1;
2138 unsigned CCP4IE
: 1;
2139 unsigned CCP5IE
: 1;
2140 unsigned TMR4IE
: 1;
2147 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2149 #define _CCP3IE 0x01
2150 #define _CCP4IE 0x02
2151 #define _CCP5IE 0x04
2152 #define _TMR4IE 0x08
2156 //==============================================================================
2159 //==============================================================================
2162 extern __at(0x0FA4) __sfr PIR3
;
2166 unsigned CCP3IF
: 1;
2167 unsigned CCP4IF
: 1;
2168 unsigned CCP5IF
: 1;
2169 unsigned TMR4IF
: 1;
2176 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2178 #define _CCP3IF 0x01
2179 #define _CCP4IF 0x02
2180 #define _CCP5IF 0x04
2181 #define _TMR4IF 0x08
2185 //==============================================================================
2188 //==============================================================================
2191 extern __at(0x0FA5) __sfr IPR3
;
2195 unsigned CCP3IP
: 1;
2196 unsigned CCP4IP
: 1;
2197 unsigned CCP5IP
: 1;
2198 unsigned TMR4IP
: 1;
2205 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2207 #define _CCP3IP 0x01
2208 #define _CCP4IP 0x02
2209 #define _CCP5IP 0x04
2210 #define _TMR4IP 0x08
2214 //==============================================================================
2217 //==============================================================================
2220 extern __at(0x0FA6) __sfr EECON1
;
2249 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2260 //==============================================================================
2262 extern __at(0x0FA7) __sfr EECON2
;
2263 extern __at(0x0FA8) __sfr EEDATA
;
2264 extern __at(0x0FA9) __sfr EEADR
;
2265 extern __at(0x0FAA) __sfr EEADRH
;
2267 //==============================================================================
2270 extern __at(0x0FAB) __sfr RCSTA
;
2303 unsigned ADDEN1
: 1;
2306 unsigned NOT_RC8
: 1;
2335 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2346 #define _ADDEN1 0x08
2353 #define _NOT_RC8 0x40
2359 //==============================================================================
2362 //==============================================================================
2365 extern __at(0x0FAB) __sfr RCSTA1
;
2398 unsigned ADDEN1
: 1;
2401 unsigned NOT_RC8
: 1;
2430 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
2432 #define _RCSTA1_RX9D 0x01
2433 #define _RCSTA1_RCD8 0x01
2434 #define _RCSTA1_RX9D1 0x01
2435 #define _RCSTA1_OERR 0x02
2436 #define _RCSTA1_OERR1 0x02
2437 #define _RCSTA1_FERR 0x04
2438 #define _RCSTA1_FERR1 0x04
2439 #define _RCSTA1_ADDEN 0x08
2440 #define _RCSTA1_ADEN 0x08
2441 #define _RCSTA1_ADDEN1 0x08
2442 #define _RCSTA1_CREN 0x10
2443 #define _RCSTA1_CREN1 0x10
2444 #define _RCSTA1_SREN 0x20
2445 #define _RCSTA1_SREN1 0x20
2446 #define _RCSTA1_RX9 0x40
2447 #define _RCSTA1_RC9 0x40
2448 #define _RCSTA1_NOT_RC8 0x40
2449 #define _RCSTA1_RC8_9 0x40
2450 #define _RCSTA1_RX91 0x40
2451 #define _RCSTA1_SPEN 0x80
2452 #define _RCSTA1_SPEN1 0x80
2454 //==============================================================================
2457 //==============================================================================
2460 extern __at(0x0FAC) __sfr TXSTA
;
2469 unsigned SENDB1
: 1;
2496 unsigned NOT_TX8
: 1;
2513 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2522 #define _SENDB1 0x08
2529 #define _NOT_TX8 0x40
2534 //==============================================================================
2537 //==============================================================================
2540 extern __at(0x0FAC) __sfr TXSTA1
;
2549 unsigned SENDB1
: 1;
2576 unsigned NOT_TX8
: 1;
2593 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
2595 #define _TXSTA1_TX9D 0x01
2596 #define _TXSTA1_TXD8 0x01
2597 #define _TXSTA1_TX9D1 0x01
2598 #define _TXSTA1_TRMT 0x02
2599 #define _TXSTA1_TRMT1 0x02
2600 #define _TXSTA1_BRGH 0x04
2601 #define _TXSTA1_BRGH1 0x04
2602 #define _TXSTA1_SENDB1 0x08
2603 #define _TXSTA1_SYNC 0x10
2604 #define _TXSTA1_SYNC1 0x10
2605 #define _TXSTA1_TXEN 0x20
2606 #define _TXSTA1_TXEN1 0x20
2607 #define _TXSTA1_TX9 0x40
2608 #define _TXSTA1_TX8_9 0x40
2609 #define _TXSTA1_NOT_TX8 0x40
2610 #define _TXSTA1_TX91 0x40
2611 #define _TXSTA1_CSRC 0x80
2612 #define _TXSTA1_CSRC1 0x80
2614 //==============================================================================
2616 extern __at(0x0FAD) __sfr TXREG
;
2617 extern __at(0x0FAD) __sfr TXREG1
;
2618 extern __at(0x0FAE) __sfr RCREG
;
2619 extern __at(0x0FAE) __sfr RCREG1
;
2620 extern __at(0x0FAF) __sfr SPBRG
;
2621 extern __at(0x0FAF) __sfr SPBRG1
;
2623 //==============================================================================
2626 extern __at(0x0FB0) __sfr PSPCON
;
2634 unsigned PSPMODE
: 1;
2640 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
2642 #define _PSPMODE 0x10
2647 //==============================================================================
2650 //==============================================================================
2653 extern __at(0x0FB1) __sfr T3CON
;
2659 unsigned TMR3ON
: 1;
2660 unsigned TMR3CS
: 1;
2661 unsigned NOT_T3SYNC
: 1;
2662 unsigned T3CCP1
: 1;
2663 unsigned T3CKPS0
: 1;
2664 unsigned T3CKPS1
: 1;
2665 unsigned T3CCP2
: 1;
2673 unsigned T3SYNC
: 1;
2685 unsigned T3INSYNC
: 1;
2697 unsigned T3NSYNC
: 1;
2708 unsigned T3CKPS
: 2;
2713 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2715 #define _T3CON_TMR3ON 0x01
2716 #define _T3CON_TMR3CS 0x02
2717 #define _T3CON_NOT_T3SYNC 0x04
2718 #define _T3CON_T3SYNC 0x04
2719 #define _T3CON_T3INSYNC 0x04
2720 #define _T3CON_T3NSYNC 0x04
2721 #define _T3CON_T3CCP1 0x08
2722 #define _T3CON_T3CKPS0 0x10
2723 #define _T3CON_T3CKPS1 0x20
2724 #define _T3CON_T3CCP2 0x40
2725 #define _T3CON_RD16 0x80
2727 //==============================================================================
2729 extern __at(0x0FB2) __sfr TMR3
;
2730 extern __at(0x0FB2) __sfr TMR3L
;
2731 extern __at(0x0FB3) __sfr TMR3H
;
2733 //==============================================================================
2736 extern __at(0x0FB4) __sfr CMCON
;
2759 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
2770 //==============================================================================
2773 //==============================================================================
2776 extern __at(0x0FB5) __sfr CVRCON
;
2811 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2823 //==============================================================================
2826 //==============================================================================
2829 extern __at(0x0FB7) __sfr CCP3CON
;
2835 unsigned CCP3M0
: 1;
2836 unsigned CCP3M1
: 1;
2837 unsigned CCP3M2
: 1;
2838 unsigned CCP3M3
: 1;
2851 unsigned DCCP3Y
: 1;
2852 unsigned DCCP3X
: 1;
2871 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
2873 #define _CCP3M0 0x01
2874 #define _CCP3M1 0x02
2875 #define _CCP3M2 0x04
2876 #define _CCP3M3 0x08
2878 #define _DCCP3Y 0x10
2880 #define _DCCP3X 0x20
2882 //==============================================================================
2884 extern __at(0x0FB8) __sfr CCPR3
;
2885 extern __at(0x0FB8) __sfr CCPR3L
;
2886 extern __at(0x0FB9) __sfr CCPR3H
;
2888 //==============================================================================
2891 extern __at(0x0FBA) __sfr CCP2CON
;
2897 unsigned CCP2M0
: 1;
2898 unsigned CCP2M1
: 1;
2899 unsigned CCP2M2
: 1;
2900 unsigned CCP2M3
: 1;
2925 unsigned DCCP2Y
: 1;
2926 unsigned DCCP2X
: 1;
2945 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2947 #define _CCP2M0 0x01
2948 #define _CCP2M1 0x02
2949 #define _CCP2M2 0x04
2950 #define _CCP2M3 0x08
2953 #define _DCCP2Y 0x10
2956 #define _DCCP2X 0x20
2958 //==============================================================================
2960 extern __at(0x0FBB) __sfr CCPR2
;
2961 extern __at(0x0FBB) __sfr CCPR2L
;
2962 extern __at(0x0FBC) __sfr CCPR2H
;
2964 //==============================================================================
2967 extern __at(0x0FBD) __sfr CCP1CON
;
2973 unsigned CCP1M0
: 1;
2974 unsigned CCP1M1
: 1;
2975 unsigned CCP1M2
: 1;
2976 unsigned CCP1M3
: 1;
3001 unsigned DCCP1Y
: 1;
3002 unsigned DCCP1X
: 1;
3021 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
3023 #define _CCP1M0 0x01
3024 #define _CCP1M1 0x02
3025 #define _CCP1M2 0x04
3026 #define _CCP1M3 0x08
3029 #define _DCCP1Y 0x10
3032 #define _DCCP1X 0x20
3034 //==============================================================================
3036 extern __at(0x0FBE) __sfr CCPR1
;
3037 extern __at(0x0FBE) __sfr CCPR1L
;
3038 extern __at(0x0FBF) __sfr CCPR1H
;
3040 //==============================================================================
3043 extern __at(0x0FC0) __sfr ADCON2
;
3066 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
3073 //==============================================================================
3076 //==============================================================================
3079 extern __at(0x0FC1) __sfr ADCON1
;
3109 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
3118 //==============================================================================
3121 //==============================================================================
3124 extern __at(0x0FC2) __sfr ADCON0
;
3131 unsigned GO_NOT_DONE
: 1;
3155 unsigned GO_DONE
: 1;
3179 unsigned NOT_DONE
: 1;
3191 unsigned GODONE
: 1;
3208 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3211 #define _GO_NOT_DONE 0x02
3213 #define _GO_DONE 0x02
3215 #define _NOT_DONE 0x02
3216 #define _GODONE 0x02
3222 //==============================================================================
3224 extern __at(0x0FC3) __sfr ADRES
;
3225 extern __at(0x0FC3) __sfr ADRESL
;
3226 extern __at(0x0FC4) __sfr ADRESH
;
3228 //==============================================================================
3231 extern __at(0x0FC5) __sfr SSPCON2
;
3241 unsigned ACKSTAT
: 1;
3245 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3253 #define _ACKSTAT 0x40
3256 //==============================================================================
3259 //==============================================================================
3262 extern __at(0x0FC6) __sfr SSPCON1
;
3285 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3296 //==============================================================================
3299 //==============================================================================
3302 extern __at(0x0FC7) __sfr SSPSTAT
;
3310 unsigned R_NOT_W
: 1;
3313 unsigned D_NOT_A
: 1;
3323 unsigned I2C_START
: 1;
3324 unsigned I2C_STOP
: 1;
3334 unsigned I2C_READ
: 1;
3337 unsigned I2C_DAT
: 1;
3358 unsigned NOT_WRITE
: 1;
3361 unsigned NOT_ADDRESS
: 1;
3370 unsigned READ_WRITE
: 1;
3373 unsigned DATA_ADDRESS
: 1;
3391 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3395 #define _R_NOT_W 0x04
3397 #define _I2C_READ 0x04
3399 #define _NOT_WRITE 0x04
3400 #define _READ_WRITE 0x04
3403 #define _I2C_START 0x08
3405 #define _I2C_STOP 0x10
3406 #define _D_NOT_A 0x20
3408 #define _I2C_DAT 0x20
3410 #define _NOT_ADDRESS 0x20
3411 #define _DATA_ADDRESS 0x20
3416 //==============================================================================
3418 extern __at(0x0FC8) __sfr SSPADD
;
3419 extern __at(0x0FC9) __sfr SSPBUF
;
3421 //==============================================================================
3424 extern __at(0x0FCA) __sfr T2CON
;
3430 unsigned T2CKPS0
: 1;
3431 unsigned T2CKPS1
: 1;
3432 unsigned TMR2ON
: 1;
3433 unsigned T2OUTPS0
: 1;
3434 unsigned T2OUTPS1
: 1;
3435 unsigned T2OUTPS2
: 1;
3436 unsigned T2OUTPS3
: 1;
3442 unsigned T2CKPS
: 2;
3449 unsigned T2OUTPS
: 4;
3454 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3456 #define _T2CKPS0 0x01
3457 #define _T2CKPS1 0x02
3458 #define _TMR2ON 0x04
3459 #define _T2OUTPS0 0x08
3460 #define _T2OUTPS1 0x10
3461 #define _T2OUTPS2 0x20
3462 #define _T2OUTPS3 0x40
3464 //==============================================================================
3466 extern __at(0x0FCB) __sfr PR2
;
3467 extern __at(0x0FCC) __sfr TMR2
;
3469 //==============================================================================
3472 extern __at(0x0FCD) __sfr T1CON
;
3478 unsigned TMR1ON
: 1;
3479 unsigned TMR1CS
: 1;
3480 unsigned NOT_T1SYNC
: 1;
3481 unsigned T1OSCEN
: 1;
3482 unsigned T1CKPS0
: 1;
3483 unsigned T1CKPS1
: 1;
3492 unsigned T1SYNC
: 1;
3504 unsigned T1INSYNC
: 1;
3515 unsigned T1CKPS
: 2;
3520 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3522 #define _TMR1ON 0x01
3523 #define _TMR1CS 0x02
3524 #define _NOT_T1SYNC 0x04
3525 #define _T1SYNC 0x04
3526 #define _T1INSYNC 0x04
3527 #define _T1OSCEN 0x08
3528 #define _T1CKPS0 0x10
3529 #define _T1CKPS1 0x20
3532 //==============================================================================
3534 extern __at(0x0FCE) __sfr TMR1
;
3535 extern __at(0x0FCE) __sfr TMR1L
;
3536 extern __at(0x0FCF) __sfr TMR1H
;
3538 //==============================================================================
3541 extern __at(0x0FD0) __sfr RCON
;
3547 unsigned NOT_BOR
: 1;
3548 unsigned NOT_POR
: 1;
3549 unsigned NOT_PD
: 1;
3550 unsigned NOT_TO
: 1;
3551 unsigned NOT_RI
: 1;
3566 unsigned NOT_IPEN
: 1;
3570 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3572 #define _NOT_BOR 0x01
3574 #define _NOT_POR 0x02
3576 #define _NOT_PD 0x04
3578 #define _NOT_TO 0x08
3580 #define _NOT_RI 0x10
3583 #define _NOT_IPEN 0x80
3585 //==============================================================================
3588 //==============================================================================
3591 extern __at(0x0FD1) __sfr WDTCON
;
3597 unsigned SWDTEN
: 1;
3620 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3622 #define _SWDTEN 0x01
3625 //==============================================================================
3628 //==============================================================================
3631 extern __at(0x0FD2) __sfr LVDCON
;
3672 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3686 //==============================================================================
3689 //==============================================================================
3692 extern __at(0x0FD3) __sfr OSCCON
;
3706 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3710 //==============================================================================
3713 //==============================================================================
3716 extern __at(0x0FD5) __sfr T0CON
;
3728 unsigned T08BIT
: 1;
3729 unsigned TMR0ON
: 1;
3739 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3747 #define _T08BIT 0x40
3748 #define _TMR0ON 0x80
3750 //==============================================================================
3752 extern __at(0x0FD6) __sfr TMR0
;
3753 extern __at(0x0FD6) __sfr TMR0L
;
3754 extern __at(0x0FD7) __sfr TMR0H
;
3756 //==============================================================================
3759 extern __at(0x0FD8) __sfr STATUS
;
3773 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3781 //==============================================================================
3783 extern __at(0x0FD9) __sfr FSR2L
;
3784 extern __at(0x0FDA) __sfr FSR2H
;
3785 extern __at(0x0FDB) __sfr PLUSW2
;
3786 extern __at(0x0FDC) __sfr PREINC2
;
3787 extern __at(0x0FDD) __sfr POSTDEC2
;
3788 extern __at(0x0FDE) __sfr POSTINC2
;
3789 extern __at(0x0FDF) __sfr INDF2
;
3790 extern __at(0x0FE0) __sfr BSR
;
3791 extern __at(0x0FE1) __sfr FSR1L
;
3792 extern __at(0x0FE2) __sfr FSR1H
;
3793 extern __at(0x0FE3) __sfr PLUSW1
;
3794 extern __at(0x0FE4) __sfr PREINC1
;
3795 extern __at(0x0FE5) __sfr POSTDEC1
;
3796 extern __at(0x0FE6) __sfr POSTINC1
;
3797 extern __at(0x0FE7) __sfr INDF1
;
3798 extern __at(0x0FE8) __sfr WREG
;
3799 extern __at(0x0FE9) __sfr FSR0L
;
3800 extern __at(0x0FEA) __sfr FSR0H
;
3801 extern __at(0x0FEB) __sfr PLUSW0
;
3802 extern __at(0x0FEC) __sfr PREINC0
;
3803 extern __at(0x0FED) __sfr POSTDEC0
;
3804 extern __at(0x0FEE) __sfr POSTINC0
;
3805 extern __at(0x0FEF) __sfr INDF0
;
3807 //==============================================================================
3810 extern __at(0x0FF0) __sfr INTCON3
;
3816 unsigned INT1IF
: 1;
3817 unsigned INT2IF
: 1;
3818 unsigned INT3IF
: 1;
3819 unsigned INT1IE
: 1;
3820 unsigned INT2IE
: 1;
3821 unsigned INT3IE
: 1;
3822 unsigned INT1IP
: 1;
3823 unsigned INT2IP
: 1;
3839 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3841 #define _INT1IF 0x01
3843 #define _INT2IF 0x02
3845 #define _INT3IF 0x04
3847 #define _INT1IE 0x08
3849 #define _INT2IE 0x10
3851 #define _INT3IE 0x20
3853 #define _INT1IP 0x40
3855 #define _INT2IP 0x80
3858 //==============================================================================
3861 //==============================================================================
3864 extern __at(0x0FF1) __sfr INTCON2
;
3871 unsigned INT3IP
: 1;
3872 unsigned TMR0IP
: 1;
3873 unsigned INTEDG3
: 1;
3874 unsigned INTEDG2
: 1;
3875 unsigned INTEDG1
: 1;
3876 unsigned INTEDG0
: 1;
3877 unsigned NOT_RBPU
: 1;
3893 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3896 #define _INT3IP 0x02
3898 #define _TMR0IP 0x04
3900 #define _INTEDG3 0x08
3901 #define _INTEDG2 0x10
3902 #define _INTEDG1 0x20
3903 #define _INTEDG0 0x40
3904 #define _NOT_RBPU 0x80
3907 //==============================================================================
3910 //==============================================================================
3913 extern __at(0x0FF2) __sfr INTCON
;
3920 unsigned INT0IF
: 1;
3921 unsigned TMR0IF
: 1;
3923 unsigned INT0IE
: 1;
3924 unsigned TMR0IE
: 1;
3925 unsigned PEIE_GIEL
: 1;
3926 unsigned GIE_GIEH
: 1;
3954 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3957 #define _INT0IF 0x02
3959 #define _TMR0IF 0x04
3962 #define _INT0IE 0x10
3964 #define _TMR0IE 0x20
3966 #define _PEIE_GIEL 0x40
3969 #define _GIE_GIEH 0x80
3973 //==============================================================================
3976 //==============================================================================
3979 extern __at(0x0FF2) __sfr INTCON1
;
3986 unsigned INT0IF
: 1;
3987 unsigned TMR0IF
: 1;
3989 unsigned INT0IE
: 1;
3990 unsigned TMR0IE
: 1;
3991 unsigned PEIE_GIEL
: 1;
3992 unsigned GIE_GIEH
: 1;
4020 extern __at(0x0FF2) volatile __INTCON1bits_t INTCON1bits
;
4022 #define _INTCON1_RBIF 0x01
4023 #define _INTCON1_INT0IF 0x02
4024 #define _INTCON1_INT0F 0x02
4025 #define _INTCON1_TMR0IF 0x04
4026 #define _INTCON1_T0IF 0x04
4027 #define _INTCON1_RBIE 0x08
4028 #define _INTCON1_INT0IE 0x10
4029 #define _INTCON1_INT0E 0x10
4030 #define _INTCON1_TMR0IE 0x20
4031 #define _INTCON1_T0IE 0x20
4032 #define _INTCON1_PEIE_GIEL 0x40
4033 #define _INTCON1_PEIE 0x40
4034 #define _INTCON1_GIEL 0x40
4035 #define _INTCON1_GIE_GIEH 0x80
4036 #define _INTCON1_GIE 0x80
4037 #define _INTCON1_GIEH 0x80
4039 //==============================================================================
4041 extern __at(0x0FF3) __sfr PROD
;
4042 extern __at(0x0FF3) __sfr PRODL
;
4043 extern __at(0x0FF4) __sfr PRODH
;
4044 extern __at(0x0FF5) __sfr TABLAT
;
4045 extern __at(0x0FF6) __sfr TBLPTR
;
4046 extern __at(0x0FF6) __sfr TBLPTRL
;
4047 extern __at(0x0FF7) __sfr TBLPTRH
;
4048 extern __at(0x0FF8) __sfr TBLPTRU
;
4049 extern __at(0x0FF9) __sfr PC
;
4050 extern __at(0x0FF9) __sfr PCL
;
4051 extern __at(0x0FFA) __sfr PCLATH
;
4052 extern __at(0x0FFB) __sfr PCLATU
;
4054 //==============================================================================
4057 extern __at(0x0FFC) __sfr STKPTR
;
4063 unsigned STKPTR0
: 1;
4064 unsigned STKPTR1
: 1;
4065 unsigned STKPTR2
: 1;
4066 unsigned STKPTR3
: 1;
4067 unsigned STKPTR4
: 1;
4069 unsigned STKUNF
: 1;
4070 unsigned STKFUL
: 1;
4082 unsigned STKOVF
: 1;
4093 unsigned STKPTR
: 5;
4098 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4100 #define _STKPTR0 0x01
4102 #define _STKPTR1 0x02
4104 #define _STKPTR2 0x04
4106 #define _STKPTR3 0x08
4108 #define _STKPTR4 0x10
4110 #define _STKUNF 0x40
4111 #define _STKFUL 0x80
4112 #define _STKOVF 0x80
4114 //==============================================================================
4116 extern __at(0x0FFD) __sfr TOS
;
4117 extern __at(0x0FFD) __sfr TOSL
;
4118 extern __at(0x0FFE) __sfr TOSH
;
4119 extern __at(0x0FFF) __sfr TOSU
;
4121 //==============================================================================
4123 // Configuration Bits
4125 //==============================================================================
4127 #define __CONFIG1H 0x300001
4128 #define __CONFIG2L 0x300002
4129 #define __CONFIG2H 0x300003
4130 #define __CONFIG3L 0x300004
4131 #define __CONFIG3H 0x300005
4132 #define __CONFIG4L 0x300006
4133 #define __CONFIG5L 0x300008
4134 #define __CONFIG5H 0x300009
4135 #define __CONFIG6L 0x30000A
4136 #define __CONFIG6H 0x30000B
4137 #define __CONFIG7L 0x30000C
4138 #define __CONFIG7H 0x30000D
4140 //----------------------------- CONFIG1H Options -------------------------------
4142 #define _LP_OSC 0xF8 // LP oscillator.
4143 #define _OSC_LP_1H 0xF8 // LP oscillator.
4144 #define _XT_OSC 0xF9 // XT oscillator.
4145 #define _OSC_XT_1H 0xF9 // XT oscillator.
4146 #define _HS_OSC 0xFA // HS oscillator.
4147 #define _OSC_HS_1H 0xFA // HS oscillator.
4148 #define _RC_OSC 0xFB // RC oscillator w/ OSC2 configured as divide-by-4 clock output.
4149 #define _OSC_RC_1H 0xFB // RC oscillator w/ OSC2 configured as divide-by-4 clock output.
4150 #define _EC_OSC 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
4151 #define _OSC_EC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
4152 #define _ECIO_OSC 0xFD // EC oscillator w/ OSC2 configured as RA6.
4153 #define _OSC_ECIO_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
4154 #define _HSPLL_OSC 0xFE // HS oscillator with PLL enabled; clock frequency = (4 x FOSC).
4155 #define _OSC_HSPLL_1H 0xFE // HS oscillator with PLL enabled; clock frequency = (4 x FOSC).
4156 #define _RCIO_OSC 0xFF // RC oscillator w/ OSC2 configured as RA6.
4157 #define _OSC_RCIO_1H 0xFF // RC oscillator w/ OSC2 configured as RA6.
4158 #define _OSCS_ON_1H 0xDF // Timer1 Oscillator system clock switch option is enabled (oscillator switching is enabled).
4159 #define _OSCS_OFF_1H 0xFF // Oscillator system clock switch option is disabled (main oscillator is source).
4161 //----------------------------- CONFIG2L Options -------------------------------
4163 #define _PWRT_ON_2L 0xFE // PWRT enabled.
4164 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
4165 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
4166 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
4167 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
4168 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
4169 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
4170 #define _BORV_20 0xFF // VBOR set to 2.5V.
4171 #define _BORV_25_2L 0xFF // VBOR set to 2.5V.
4173 //----------------------------- CONFIG2H Options -------------------------------
4175 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
4176 #define _WDT_ON_2H 0xFF // WDT enabled.
4177 #define _WDTPS_1_2H 0xF1 // 1:1.
4178 #define _WDTPS_2_2H 0xF3 // 1:2.
4179 #define _WDTPS_4_2H 0xF5 // 1:4.
4180 #define _WDTPS_8_2H 0xF7 // 1:8.
4181 #define _WDTPS_16_2H 0xF9 // 1:16.
4182 #define _WDTPS_32_2H 0xFB // 1:32.
4183 #define _WDTPS_64_2H 0xFD // 1:64.
4184 #define _WDTPS_128_2H 0xFF // 1:128.
4186 //----------------------------- CONFIG3L Options -------------------------------
4188 #define _CCP2MX_RE7 0xFE // CCP2 input/output is multiplexed with RE7.
4189 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RE7.
4190 #define _CCP2MUX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4191 #define _CCP2MX_RE7_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4192 #define _CCP2MUX_RE7_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4193 #define _CCP2MX_RC1 0xFF // CCP2 input/output is multiplexed with RC1.
4194 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
4195 #define _CCP2MUX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4196 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4197 #define _CCP2MUX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4199 //----------------------------- CONFIG3H Options -------------------------------
4201 #define _CCP2MX_RE7 0xFE // CCP2 input/output is multiplexed with RE7.
4202 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RE7.
4203 #define _CCP2MUX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4204 #define _CCP2MX_RE7_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4205 #define _CCP2MUX_RE7_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4206 #define _CCP2MX_RC1 0xFF // CCP2 input/output is multiplexed with RC1.
4207 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
4208 #define _CCP2MUX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4209 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4210 #define _CCP2MUX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4212 //----------------------------- CONFIG4L Options -------------------------------
4214 #define _STVR_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
4215 #define _STVR_ON_4L 0xFF // Stack full/underflow will cause Reset.
4216 #define _LVP_OFF_4L 0xFB // Low-voltage ICSP disabled.
4217 #define _LVP_ON_4L 0xFF // Low-voltage ICSP enabled.
4218 #define _DEBUG_ON_4L 0x7F // Background debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
4219 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
4221 //----------------------------- CONFIG5L Options -------------------------------
4223 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) code-protected.
4224 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) not code-protected.
4225 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code-protected.
4226 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code-protected.
4227 #define _CP2_ON_5L 0xFB // Block 2 (004000-005FFFh) code-protected.
4228 #define _CP2_OFF_5L 0xFF // Block 2 (004000-005FFFh) not code-protected.
4229 #define _CP3_ON_5L 0xF7 // Block 3 (006000-007FFFh) code-protected.
4230 #define _CP3_OFF_5L 0xFF // Block 3 (006000-007FFFh) not code-protected.
4232 //----------------------------- CONFIG5H Options -------------------------------
4234 #define _CPB_ON_5H 0xBF // Boot Block (000000-0007FFh) code-protected.
4235 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0007FFh) not code-protected.
4236 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
4237 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
4239 //----------------------------- CONFIG6L Options -------------------------------
4241 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) write-protected.
4242 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) not write-protected.
4243 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write-protected.
4244 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write-protected.
4245 #define _WRT2_ON_6L 0xFB // Block 2 (004000-005FFFh) write-protected.
4246 #define _WRT2_OFF_6L 0xFF // Block 2 (004000-005FFFh) not write-protected.
4247 #define _WRT3_ON_6L 0xF7 // Block 3 (006000-007FFFh) write-protected.
4248 #define _WRT3_OFF_6L 0xFF // Block 3 (006000-007FFFh) not write-protected.
4250 //----------------------------- CONFIG6H Options -------------------------------
4252 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
4253 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
4254 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
4255 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
4256 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
4257 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
4259 //----------------------------- CONFIG7L Options -------------------------------
4261 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) protected from table reads executed in other blocks.
4262 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) not protected from table reads executed in other blocks.
4263 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from table reads executed in other blocks.
4264 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from table reads executed in other blocks.
4265 #define _EBTR2_ON_7L 0xFB // Block 2 (004000-005FFFh) protected from table reads executed in other blocks.
4266 #define _EBTR2_OFF_7L 0xFF // Block 2 (004000-005FFFh) not protected from table reads executed in other blocks.
4267 #define _EBTR3_ON_7L 0xF7 // Block 3 (006000-007FFFh) protected from table reads executed in other blocks.
4268 #define _EBTR3_OFF_7L 0xFF // Block 3 (006000-007FFFh) not protected from table reads executed in other blocks.
4270 //----------------------------- CONFIG7H Options -------------------------------
4272 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
4273 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
4275 //==============================================================================
4277 #define __DEVID1 0x3FFFFE
4278 #define __DEVID2 0x3FFFFF
4280 #define __IDLOC0 0x200000
4281 #define __IDLOC1 0x200001
4282 #define __IDLOC2 0x200002
4283 #define __IDLOC3 0x200003
4284 #define __IDLOC4 0x200004
4285 #define __IDLOC5 0x200005
4286 #define __IDLOC6 0x200006
4287 #define __IDLOC7 0x200007
4289 #endif // #ifndef __PIC18LF6520_H__