2 * This declarations of the PIC18LF6620 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:06 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF6620_H__
26 #define __PIC18LF6620_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F6B) __sfr RCSTA2
;
105 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
107 #define _RCSTA2_RX9D 0x01
108 #define _RCSTA2_RCD8 0x01
109 #define _RCSTA2_RX9D2 0x01
110 #define _RCSTA2_OERR 0x02
111 #define _RCSTA2_OERR2 0x02
112 #define _RCSTA2_FERR 0x04
113 #define _RCSTA2_FERR2 0x04
114 #define _RCSTA2_ADDEN 0x08
115 #define _RCSTA2_ADEN 0x08
116 #define _RCSTA2_ADDEN2 0x08
117 #define _RCSTA2_CREN 0x10
118 #define _RCSTA2_CREN2 0x10
119 #define _RCSTA2_SREN 0x20
120 #define _RCSTA2_SREN2 0x20
121 #define _RCSTA2_RX9 0x40
122 #define _RCSTA2_RC9 0x40
123 #define _RCSTA2_NOT_RC8 0x40
124 #define _RCSTA2_RC8_9 0x40
125 #define _RCSTA2_RX92 0x40
126 #define _RCSTA2_SPEN 0x80
127 #define _RCSTA2_SPEN2 0x80
129 //==============================================================================
132 //==============================================================================
135 extern __at(0x0F6C) __sfr TXSTA2
;
171 unsigned NOT_TX8
: 1;
188 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
190 #define _TXSTA2_TX9D 0x01
191 #define _TXSTA2_TXD8 0x01
192 #define _TXSTA2_TX9D2 0x01
193 #define _TXSTA2_TRMT 0x02
194 #define _TXSTA2_TRMT2 0x02
195 #define _TXSTA2_BRGH 0x04
196 #define _TXSTA2_BRGH2 0x04
197 #define _TXSTA2_SENDB2 0x08
198 #define _TXSTA2_SYNC 0x10
199 #define _TXSTA2_SYNC2 0x10
200 #define _TXSTA2_TXEN 0x20
201 #define _TXSTA2_TXEN2 0x20
202 #define _TXSTA2_TX9 0x40
203 #define _TXSTA2_TX8_9 0x40
204 #define _TXSTA2_NOT_TX8 0x40
205 #define _TXSTA2_TX92 0x40
206 #define _TXSTA2_CSRC 0x80
207 #define _TXSTA2_CSRC2 0x80
209 //==============================================================================
211 extern __at(0x0F6D) __sfr TXREG2
;
212 extern __at(0x0F6E) __sfr RCREG2
;
213 extern __at(0x0F6F) __sfr SPBRG2
;
215 //==============================================================================
218 extern __at(0x0F70) __sfr CCP5CON
;
260 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
271 //==============================================================================
273 extern __at(0x0F71) __sfr CCPR5
;
274 extern __at(0x0F71) __sfr CCPR5L
;
275 extern __at(0x0F72) __sfr CCPR5H
;
277 //==============================================================================
280 extern __at(0x0F73) __sfr CCP4CON
;
322 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
333 //==============================================================================
335 extern __at(0x0F74) __sfr CCPR4
;
336 extern __at(0x0F74) __sfr CCPR4L
;
337 extern __at(0x0F75) __sfr CCPR4H
;
339 //==============================================================================
342 extern __at(0x0F76) __sfr T4CON
;
348 unsigned T4CKPS0
: 1;
349 unsigned T4CKPS1
: 1;
351 unsigned T4OUTPS0
: 1;
352 unsigned T4OUTPS1
: 1;
353 unsigned T4OUTPS2
: 1;
354 unsigned T4OUTPS3
: 1;
367 unsigned T4OUTPS
: 4;
372 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
374 #define _T4CKPS0 0x01
375 #define _T4CKPS1 0x02
377 #define _T4OUTPS0 0x08
378 #define _T4OUTPS1 0x10
379 #define _T4OUTPS2 0x20
380 #define _T4OUTPS3 0x40
382 //==============================================================================
384 extern __at(0x0F77) __sfr PR4
;
385 extern __at(0x0F78) __sfr TMR4
;
387 //==============================================================================
390 extern __at(0x0F80) __sfr PORTA
;
437 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
439 #define _PORTA_RA0 0x01
440 #define _PORTA_AN0 0x01
441 #define _PORTA_RA1 0x02
442 #define _PORTA_AN1 0x02
443 #define _PORTA_RA2 0x04
444 #define _PORTA_AN2 0x04
445 #define _PORTA_VREFM 0x04
446 #define _PORTA_RA3 0x08
447 #define _PORTA_AN3 0x08
448 #define _PORTA_VREFP 0x08
449 #define _PORTA_RA4 0x10
450 #define _PORTA_T0CKI 0x10
451 #define _PORTA_RA5 0x20
452 #define _PORTA_AN4 0x20
453 #define _PORTA_LVDIN 0x20
454 #define _PORTA_RA6 0x40
455 #define _PORTA_OSC2 0x40
456 #define _PORTA_CLKO 0x40
458 //==============================================================================
461 //==============================================================================
464 extern __at(0x0F81) __sfr PORTB
;
517 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
519 #define _PORTB_RB0 0x01
520 #define _PORTB_INT0 0x01
521 #define _PORTB_RB1 0x02
522 #define _PORTB_INT1 0x02
523 #define _PORTB_RB2 0x04
524 #define _PORTB_INT2 0x04
525 #define _PORTB_RB3 0x08
526 #define _PORTB_INT3 0x08
527 #define _PORTB_CCP2A 0x08
528 #define _PORTB_RB4 0x10
529 #define _PORTB_KBI0 0x10
530 #define _PORTB_RB5 0x20
531 #define _PORTB_KBI1 0x20
532 #define _PORTB_PGM 0x20
533 #define _PORTB_RB6 0x40
534 #define _PORTB_KBI2 0x40
535 #define _PORTB_PGC 0x40
536 #define _PORTB_RB7 0x80
537 #define _PORTB_KBI3 0x80
538 #define _PORTB_PGD 0x80
540 //==============================================================================
543 //==============================================================================
546 extern __at(0x0F82) __sfr PORTC
;
587 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
589 #define _PORTC_RC0 0x01
590 #define _PORTC_T1OSO 0x01
591 #define _PORTC_T13CKI 0x01
592 #define _PORTC_RC1 0x02
593 #define _PORTC_T1OSI 0x02
594 #define _PORTC_CCP2 0x02
595 #define _PORTC_RC2 0x04
596 #define _PORTC_CCP1 0x04
597 #define _PORTC_RC3 0x08
598 #define _PORTC_SCK 0x08
599 #define _PORTC_SCL 0x08
600 #define _PORTC_RC4 0x10
601 #define _PORTC_SDI 0x10
602 #define _PORTC_SDA 0x10
603 #define _PORTC_RC5 0x20
604 #define _PORTC_SDO 0x20
605 #define _PORTC_RC6 0x40
606 #define _PORTC_TX 0x40
607 #define _PORTC_CK 0x40
608 #define _PORTC_RC7 0x80
609 #define _PORTC_RX 0x80
611 //==============================================================================
614 //==============================================================================
617 extern __at(0x0F83) __sfr PORTD
;
646 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
648 #define _PORTD_RD0 0x01
649 #define _PORTD_PSP0 0x01
650 #define _PORTD_RD1 0x02
651 #define _PORTD_PSP1 0x02
652 #define _PORTD_RD2 0x04
653 #define _PORTD_PSP2 0x04
654 #define _PORTD_RD3 0x08
655 #define _PORTD_PSP3 0x08
656 #define _PORTD_RD4 0x10
657 #define _PORTD_PSP4 0x10
658 #define _PORTD_RD5 0x20
659 #define _PORTD_PSP5 0x20
660 #define _PORTD_RD6 0x40
661 #define _PORTD_PSP6 0x40
662 #define _PORTD_RD7 0x80
663 #define _PORTD_PSP7 0x80
665 //==============================================================================
668 //==============================================================================
671 extern __at(0x0F84) __sfr PORTE
;
712 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
714 #define _PORTE_RE0 0x01
715 #define _PORTE_RD 0x01
716 #define _PORTE_RE1 0x02
717 #define _PORTE_WR 0x02
718 #define _PORTE_RE2 0x04
719 #define _PORTE_CS 0x04
720 #define _PORTE_RE3 0x08
721 #define _PORTE_RE4 0x10
722 #define _PORTE_RE5 0x20
723 #define _PORTE_RE6 0x40
724 #define _PORTE_RE7 0x80
725 #define _PORTE_CCP2 0x80
726 #define _PORTE_CCP2C 0x80
728 //==============================================================================
731 //==============================================================================
734 extern __at(0x0F85) __sfr PORTF
;
775 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
777 #define _PORTF_RF0 0x01
778 #define _PORTF_AN5 0x01
779 #define _PORTF_RF1 0x02
780 #define _PORTF_AN6 0x02
781 #define _PORTF_C2OUT 0x02
782 #define _PORTF_RF2 0x04
783 #define _PORTF_AN7 0x04
784 #define _PORTF_C1OUT 0x04
785 #define _PORTF_RF3 0x08
786 #define _PORTF_AN8 0x08
787 #define _PORTF_RF4 0x10
788 #define _PORTF_AN9 0x10
789 #define _PORTF_RF5 0x20
790 #define _PORTF_AN10 0x20
791 #define _PORTF_CVREF 0x20
792 #define _PORTF_RF6 0x40
793 #define _PORTF_AN11 0x40
794 #define _PORTF_RF7 0x80
795 #define _PORTF_SS 0x80
797 //==============================================================================
800 //==============================================================================
803 extern __at(0x0F86) __sfr PORTG
;
850 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
852 #define _PORTG_RG0 0x01
853 #define _PORTG_CCP3 0x01
854 #define _PORTG_RG1 0x02
855 #define _PORTG_TX2 0x02
856 #define _PORTG_CK2 0x02
857 #define _PORTG_RG2 0x04
858 #define _PORTG_RX2 0x04
859 #define _PORTG_DT2 0x04
860 #define _PORTG_RG3 0x08
861 #define _PORTG_CCP4 0x08
862 #define _PORTG_RG4 0x10
863 #define _PORTG_CCP5 0x10
865 //==============================================================================
868 //==============================================================================
871 extern __at(0x0F89) __sfr LATA
;
894 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
904 //==============================================================================
907 //==============================================================================
910 extern __at(0x0F8A) __sfr LATB
;
924 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
935 //==============================================================================
938 //==============================================================================
941 extern __at(0x0F8B) __sfr LATC
;
955 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
966 //==============================================================================
969 //==============================================================================
972 extern __at(0x0F8C) __sfr LATD
;
986 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
997 //==============================================================================
1000 //==============================================================================
1003 extern __at(0x0F8D) __sfr LATE
;
1017 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1028 //==============================================================================
1031 //==============================================================================
1034 extern __at(0x0F8E) __sfr LATF
;
1048 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1059 //==============================================================================
1062 //==============================================================================
1065 extern __at(0x0F8F) __sfr LATG
;
1088 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1096 //==============================================================================
1099 //==============================================================================
1102 extern __at(0x0F92) __sfr DDRA
;
1108 unsigned TRISA0
: 1;
1109 unsigned TRISA1
: 1;
1110 unsigned TRISA2
: 1;
1111 unsigned TRISA3
: 1;
1112 unsigned TRISA4
: 1;
1113 unsigned TRISA5
: 1;
1114 unsigned TRISA6
: 1;
1143 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1145 #define _TRISA0 0x01
1147 #define _TRISA1 0x02
1149 #define _TRISA2 0x04
1151 #define _TRISA3 0x08
1153 #define _TRISA4 0x10
1155 #define _TRISA5 0x20
1157 #define _TRISA6 0x40
1160 //==============================================================================
1163 //==============================================================================
1166 extern __at(0x0F92) __sfr TRISA
;
1172 unsigned TRISA0
: 1;
1173 unsigned TRISA1
: 1;
1174 unsigned TRISA2
: 1;
1175 unsigned TRISA3
: 1;
1176 unsigned TRISA4
: 1;
1177 unsigned TRISA5
: 1;
1178 unsigned TRISA6
: 1;
1207 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1209 #define _TRISA_TRISA0 0x01
1210 #define _TRISA_RA0 0x01
1211 #define _TRISA_TRISA1 0x02
1212 #define _TRISA_RA1 0x02
1213 #define _TRISA_TRISA2 0x04
1214 #define _TRISA_RA2 0x04
1215 #define _TRISA_TRISA3 0x08
1216 #define _TRISA_RA3 0x08
1217 #define _TRISA_TRISA4 0x10
1218 #define _TRISA_RA4 0x10
1219 #define _TRISA_TRISA5 0x20
1220 #define _TRISA_RA5 0x20
1221 #define _TRISA_TRISA6 0x40
1222 #define _TRISA_RA6 0x40
1224 //==============================================================================
1227 //==============================================================================
1230 extern __at(0x0F93) __sfr DDRB
;
1236 unsigned TRISB0
: 1;
1237 unsigned TRISB1
: 1;
1238 unsigned TRISB2
: 1;
1239 unsigned TRISB3
: 1;
1240 unsigned TRISB4
: 1;
1241 unsigned TRISB5
: 1;
1242 unsigned TRISB6
: 1;
1243 unsigned TRISB7
: 1;
1259 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1261 #define _TRISB0 0x01
1263 #define _TRISB1 0x02
1265 #define _TRISB2 0x04
1267 #define _TRISB3 0x08
1269 #define _TRISB4 0x10
1271 #define _TRISB5 0x20
1273 #define _TRISB6 0x40
1275 #define _TRISB7 0x80
1278 //==============================================================================
1281 //==============================================================================
1284 extern __at(0x0F93) __sfr TRISB
;
1290 unsigned TRISB0
: 1;
1291 unsigned TRISB1
: 1;
1292 unsigned TRISB2
: 1;
1293 unsigned TRISB3
: 1;
1294 unsigned TRISB4
: 1;
1295 unsigned TRISB5
: 1;
1296 unsigned TRISB6
: 1;
1297 unsigned TRISB7
: 1;
1313 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1315 #define _TRISB_TRISB0 0x01
1316 #define _TRISB_RB0 0x01
1317 #define _TRISB_TRISB1 0x02
1318 #define _TRISB_RB1 0x02
1319 #define _TRISB_TRISB2 0x04
1320 #define _TRISB_RB2 0x04
1321 #define _TRISB_TRISB3 0x08
1322 #define _TRISB_RB3 0x08
1323 #define _TRISB_TRISB4 0x10
1324 #define _TRISB_RB4 0x10
1325 #define _TRISB_TRISB5 0x20
1326 #define _TRISB_RB5 0x20
1327 #define _TRISB_TRISB6 0x40
1328 #define _TRISB_RB6 0x40
1329 #define _TRISB_TRISB7 0x80
1330 #define _TRISB_RB7 0x80
1332 //==============================================================================
1335 //==============================================================================
1338 extern __at(0x0F94) __sfr DDRC
;
1344 unsigned TRISC0
: 1;
1345 unsigned TRISC1
: 1;
1346 unsigned TRISC2
: 1;
1347 unsigned TRISC3
: 1;
1348 unsigned TRISC4
: 1;
1349 unsigned TRISC5
: 1;
1350 unsigned TRISC6
: 1;
1351 unsigned TRISC7
: 1;
1367 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1369 #define _TRISC0 0x01
1371 #define _TRISC1 0x02
1373 #define _TRISC2 0x04
1375 #define _TRISC3 0x08
1377 #define _TRISC4 0x10
1379 #define _TRISC5 0x20
1381 #define _TRISC6 0x40
1383 #define _TRISC7 0x80
1386 //==============================================================================
1389 //==============================================================================
1392 extern __at(0x0F94) __sfr TRISC
;
1398 unsigned TRISC0
: 1;
1399 unsigned TRISC1
: 1;
1400 unsigned TRISC2
: 1;
1401 unsigned TRISC3
: 1;
1402 unsigned TRISC4
: 1;
1403 unsigned TRISC5
: 1;
1404 unsigned TRISC6
: 1;
1405 unsigned TRISC7
: 1;
1421 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1423 #define _TRISC_TRISC0 0x01
1424 #define _TRISC_RC0 0x01
1425 #define _TRISC_TRISC1 0x02
1426 #define _TRISC_RC1 0x02
1427 #define _TRISC_TRISC2 0x04
1428 #define _TRISC_RC2 0x04
1429 #define _TRISC_TRISC3 0x08
1430 #define _TRISC_RC3 0x08
1431 #define _TRISC_TRISC4 0x10
1432 #define _TRISC_RC4 0x10
1433 #define _TRISC_TRISC5 0x20
1434 #define _TRISC_RC5 0x20
1435 #define _TRISC_TRISC6 0x40
1436 #define _TRISC_RC6 0x40
1437 #define _TRISC_TRISC7 0x80
1438 #define _TRISC_RC7 0x80
1440 //==============================================================================
1443 //==============================================================================
1446 extern __at(0x0F95) __sfr DDRD
;
1452 unsigned TRISD0
: 1;
1453 unsigned TRISD1
: 1;
1454 unsigned TRISD2
: 1;
1455 unsigned TRISD3
: 1;
1456 unsigned TRISD4
: 1;
1457 unsigned TRISD5
: 1;
1458 unsigned TRISD6
: 1;
1459 unsigned TRISD7
: 1;
1475 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1477 #define _TRISD0 0x01
1479 #define _TRISD1 0x02
1481 #define _TRISD2 0x04
1483 #define _TRISD3 0x08
1485 #define _TRISD4 0x10
1487 #define _TRISD5 0x20
1489 #define _TRISD6 0x40
1491 #define _TRISD7 0x80
1494 //==============================================================================
1497 //==============================================================================
1500 extern __at(0x0F95) __sfr TRISD
;
1506 unsigned TRISD0
: 1;
1507 unsigned TRISD1
: 1;
1508 unsigned TRISD2
: 1;
1509 unsigned TRISD3
: 1;
1510 unsigned TRISD4
: 1;
1511 unsigned TRISD5
: 1;
1512 unsigned TRISD6
: 1;
1513 unsigned TRISD7
: 1;
1529 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1531 #define _TRISD_TRISD0 0x01
1532 #define _TRISD_RD0 0x01
1533 #define _TRISD_TRISD1 0x02
1534 #define _TRISD_RD1 0x02
1535 #define _TRISD_TRISD2 0x04
1536 #define _TRISD_RD2 0x04
1537 #define _TRISD_TRISD3 0x08
1538 #define _TRISD_RD3 0x08
1539 #define _TRISD_TRISD4 0x10
1540 #define _TRISD_RD4 0x10
1541 #define _TRISD_TRISD5 0x20
1542 #define _TRISD_RD5 0x20
1543 #define _TRISD_TRISD6 0x40
1544 #define _TRISD_RD6 0x40
1545 #define _TRISD_TRISD7 0x80
1546 #define _TRISD_RD7 0x80
1548 //==============================================================================
1551 //==============================================================================
1554 extern __at(0x0F96) __sfr DDRE
;
1560 unsigned TRISE0
: 1;
1561 unsigned TRISE1
: 1;
1562 unsigned TRISE2
: 1;
1563 unsigned TRISE3
: 1;
1564 unsigned TRISE4
: 1;
1565 unsigned TRISE5
: 1;
1566 unsigned TRISE6
: 1;
1567 unsigned TRISE7
: 1;
1583 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1585 #define _TRISE0 0x01
1587 #define _TRISE1 0x02
1589 #define _TRISE2 0x04
1591 #define _TRISE3 0x08
1593 #define _TRISE4 0x10
1595 #define _TRISE5 0x20
1597 #define _TRISE6 0x40
1599 #define _TRISE7 0x80
1602 //==============================================================================
1605 //==============================================================================
1608 extern __at(0x0F96) __sfr TRISE
;
1614 unsigned TRISE0
: 1;
1615 unsigned TRISE1
: 1;
1616 unsigned TRISE2
: 1;
1617 unsigned TRISE3
: 1;
1618 unsigned TRISE4
: 1;
1619 unsigned TRISE5
: 1;
1620 unsigned TRISE6
: 1;
1621 unsigned TRISE7
: 1;
1637 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1639 #define _TRISE_TRISE0 0x01
1640 #define _TRISE_RE0 0x01
1641 #define _TRISE_TRISE1 0x02
1642 #define _TRISE_RE1 0x02
1643 #define _TRISE_TRISE2 0x04
1644 #define _TRISE_RE2 0x04
1645 #define _TRISE_TRISE3 0x08
1646 #define _TRISE_RE3 0x08
1647 #define _TRISE_TRISE4 0x10
1648 #define _TRISE_RE4 0x10
1649 #define _TRISE_TRISE5 0x20
1650 #define _TRISE_RE5 0x20
1651 #define _TRISE_TRISE6 0x40
1652 #define _TRISE_RE6 0x40
1653 #define _TRISE_TRISE7 0x80
1654 #define _TRISE_RE7 0x80
1656 //==============================================================================
1659 //==============================================================================
1662 extern __at(0x0F97) __sfr DDRF
;
1668 unsigned TRISF0
: 1;
1669 unsigned TRISF1
: 1;
1670 unsigned TRISF2
: 1;
1671 unsigned TRISF3
: 1;
1672 unsigned TRISF4
: 1;
1673 unsigned TRISF5
: 1;
1674 unsigned TRISF6
: 1;
1675 unsigned TRISF7
: 1;
1691 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
1693 #define _TRISF0 0x01
1695 #define _TRISF1 0x02
1697 #define _TRISF2 0x04
1699 #define _TRISF3 0x08
1701 #define _TRISF4 0x10
1703 #define _TRISF5 0x20
1705 #define _TRISF6 0x40
1707 #define _TRISF7 0x80
1710 //==============================================================================
1713 //==============================================================================
1716 extern __at(0x0F97) __sfr TRISF
;
1722 unsigned TRISF0
: 1;
1723 unsigned TRISF1
: 1;
1724 unsigned TRISF2
: 1;
1725 unsigned TRISF3
: 1;
1726 unsigned TRISF4
: 1;
1727 unsigned TRISF5
: 1;
1728 unsigned TRISF6
: 1;
1729 unsigned TRISF7
: 1;
1745 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
1747 #define _TRISF_TRISF0 0x01
1748 #define _TRISF_RF0 0x01
1749 #define _TRISF_TRISF1 0x02
1750 #define _TRISF_RF1 0x02
1751 #define _TRISF_TRISF2 0x04
1752 #define _TRISF_RF2 0x04
1753 #define _TRISF_TRISF3 0x08
1754 #define _TRISF_RF3 0x08
1755 #define _TRISF_TRISF4 0x10
1756 #define _TRISF_RF4 0x10
1757 #define _TRISF_TRISF5 0x20
1758 #define _TRISF_RF5 0x20
1759 #define _TRISF_TRISF6 0x40
1760 #define _TRISF_RF6 0x40
1761 #define _TRISF_TRISF7 0x80
1762 #define _TRISF_RF7 0x80
1764 //==============================================================================
1767 //==============================================================================
1770 extern __at(0x0F98) __sfr DDRG
;
1776 unsigned TRISG0
: 1;
1777 unsigned TRISG1
: 1;
1778 unsigned TRISG2
: 1;
1779 unsigned TRISG3
: 1;
1780 unsigned TRISG4
: 1;
1811 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
1813 #define _TRISG0 0x01
1815 #define _TRISG1 0x02
1817 #define _TRISG2 0x04
1819 #define _TRISG3 0x08
1821 #define _TRISG4 0x10
1824 //==============================================================================
1827 //==============================================================================
1830 extern __at(0x0F98) __sfr TRISG
;
1836 unsigned TRISG0
: 1;
1837 unsigned TRISG1
: 1;
1838 unsigned TRISG2
: 1;
1839 unsigned TRISG3
: 1;
1840 unsigned TRISG4
: 1;
1871 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
1873 #define _TRISG_TRISG0 0x01
1874 #define _TRISG_RG0 0x01
1875 #define _TRISG_TRISG1 0x02
1876 #define _TRISG_RG1 0x02
1877 #define _TRISG_TRISG2 0x04
1878 #define _TRISG_RG2 0x04
1879 #define _TRISG_TRISG3 0x08
1880 #define _TRISG_RG3 0x08
1881 #define _TRISG_TRISG4 0x10
1882 #define _TRISG_RG4 0x10
1884 //==============================================================================
1887 //==============================================================================
1890 extern __at(0x0F9D) __sfr PIE1
;
1896 unsigned TMR1IE
: 1;
1897 unsigned TMR2IE
: 1;
1898 unsigned CCP1IE
: 1;
1919 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1921 #define _TMR1IE 0x01
1922 #define _TMR2IE 0x02
1923 #define _CCP1IE 0x04
1932 //==============================================================================
1935 //==============================================================================
1938 extern __at(0x0F9E) __sfr PIR1
;
1944 unsigned TMR1IF
: 1;
1945 unsigned TMR2IF
: 1;
1946 unsigned CCP1IF
: 1;
1967 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1969 #define _TMR1IF 0x01
1970 #define _TMR2IF 0x02
1971 #define _CCP1IF 0x04
1980 //==============================================================================
1983 //==============================================================================
1986 extern __at(0x0F9F) __sfr IPR1
;
1992 unsigned TMR1IP
: 1;
1993 unsigned TMR2IP
: 1;
1994 unsigned CCP1IP
: 1;
2015 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2017 #define _TMR1IP 0x01
2018 #define _TMR2IP 0x02
2019 #define _CCP1IP 0x04
2028 //==============================================================================
2031 //==============================================================================
2034 extern __at(0x0FA0) __sfr PIE2
;
2038 unsigned CCP2IE
: 1;
2039 unsigned TMR3IE
: 1;
2048 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2050 #define _CCP2IE 0x01
2051 #define _TMR3IE 0x02
2057 //==============================================================================
2060 //==============================================================================
2063 extern __at(0x0FA1) __sfr PIR2
;
2067 unsigned CCP2IF
: 1;
2068 unsigned TMR3IF
: 1;
2077 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2079 #define _CCP2IF 0x01
2080 #define _TMR3IF 0x02
2086 //==============================================================================
2089 //==============================================================================
2092 extern __at(0x0FA2) __sfr IPR2
;
2096 unsigned CCP2IP
: 1;
2097 unsigned TMR3IP
: 1;
2106 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2108 #define _CCP2IP 0x01
2109 #define _TMR3IP 0x02
2115 //==============================================================================
2118 //==============================================================================
2121 extern __at(0x0FA3) __sfr PIE3
;
2125 unsigned CCP3IE
: 1;
2126 unsigned CCP4IE
: 1;
2127 unsigned CCP5IE
: 1;
2128 unsigned TMR4IE
: 1;
2135 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2137 #define _CCP3IE 0x01
2138 #define _CCP4IE 0x02
2139 #define _CCP5IE 0x04
2140 #define _TMR4IE 0x08
2144 //==============================================================================
2147 //==============================================================================
2150 extern __at(0x0FA4) __sfr PIR3
;
2154 unsigned CCP3IF
: 1;
2155 unsigned CCP4IF
: 1;
2156 unsigned CCP5IF
: 1;
2157 unsigned TMR4IF
: 1;
2164 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2166 #define _CCP3IF 0x01
2167 #define _CCP4IF 0x02
2168 #define _CCP5IF 0x04
2169 #define _TMR4IF 0x08
2173 //==============================================================================
2176 //==============================================================================
2179 extern __at(0x0FA5) __sfr IPR3
;
2183 unsigned CCP3IP
: 1;
2184 unsigned CCP4IP
: 1;
2185 unsigned CCP5IP
: 1;
2186 unsigned TMR4IP
: 1;
2193 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2195 #define _CCP3IP 0x01
2196 #define _CCP4IP 0x02
2197 #define _CCP5IP 0x04
2198 #define _TMR4IP 0x08
2202 //==============================================================================
2205 //==============================================================================
2208 extern __at(0x0FA6) __sfr EECON1
;
2237 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2248 //==============================================================================
2250 extern __at(0x0FA7) __sfr EECON2
;
2251 extern __at(0x0FA8) __sfr EEDATA
;
2252 extern __at(0x0FA9) __sfr EEADR
;
2253 extern __at(0x0FAA) __sfr EEADRH
;
2255 //==============================================================================
2258 extern __at(0x0FAB) __sfr RCSTA
;
2291 unsigned ADDEN1
: 1;
2294 unsigned NOT_RC8
: 1;
2323 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2334 #define _ADDEN1 0x08
2341 #define _NOT_RC8 0x40
2347 //==============================================================================
2350 //==============================================================================
2353 extern __at(0x0FAB) __sfr RCSTA1
;
2386 unsigned ADDEN1
: 1;
2389 unsigned NOT_RC8
: 1;
2418 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
2420 #define _RCSTA1_RX9D 0x01
2421 #define _RCSTA1_RCD8 0x01
2422 #define _RCSTA1_RX9D1 0x01
2423 #define _RCSTA1_OERR 0x02
2424 #define _RCSTA1_OERR1 0x02
2425 #define _RCSTA1_FERR 0x04
2426 #define _RCSTA1_FERR1 0x04
2427 #define _RCSTA1_ADDEN 0x08
2428 #define _RCSTA1_ADEN 0x08
2429 #define _RCSTA1_ADDEN1 0x08
2430 #define _RCSTA1_CREN 0x10
2431 #define _RCSTA1_CREN1 0x10
2432 #define _RCSTA1_SREN 0x20
2433 #define _RCSTA1_SREN1 0x20
2434 #define _RCSTA1_RX9 0x40
2435 #define _RCSTA1_RC9 0x40
2436 #define _RCSTA1_NOT_RC8 0x40
2437 #define _RCSTA1_RC8_9 0x40
2438 #define _RCSTA1_RX91 0x40
2439 #define _RCSTA1_SPEN 0x80
2440 #define _RCSTA1_SPEN1 0x80
2442 //==============================================================================
2445 //==============================================================================
2448 extern __at(0x0FAC) __sfr TXSTA
;
2457 unsigned SENDB1
: 1;
2484 unsigned NOT_TX8
: 1;
2501 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2510 #define _SENDB1 0x08
2517 #define _NOT_TX8 0x40
2522 //==============================================================================
2525 //==============================================================================
2528 extern __at(0x0FAC) __sfr TXSTA1
;
2537 unsigned SENDB1
: 1;
2564 unsigned NOT_TX8
: 1;
2581 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
2583 #define _TXSTA1_TX9D 0x01
2584 #define _TXSTA1_TXD8 0x01
2585 #define _TXSTA1_TX9D1 0x01
2586 #define _TXSTA1_TRMT 0x02
2587 #define _TXSTA1_TRMT1 0x02
2588 #define _TXSTA1_BRGH 0x04
2589 #define _TXSTA1_BRGH1 0x04
2590 #define _TXSTA1_SENDB1 0x08
2591 #define _TXSTA1_SYNC 0x10
2592 #define _TXSTA1_SYNC1 0x10
2593 #define _TXSTA1_TXEN 0x20
2594 #define _TXSTA1_TXEN1 0x20
2595 #define _TXSTA1_TX9 0x40
2596 #define _TXSTA1_TX8_9 0x40
2597 #define _TXSTA1_NOT_TX8 0x40
2598 #define _TXSTA1_TX91 0x40
2599 #define _TXSTA1_CSRC 0x80
2600 #define _TXSTA1_CSRC1 0x80
2602 //==============================================================================
2604 extern __at(0x0FAD) __sfr TXREG
;
2605 extern __at(0x0FAD) __sfr TXREG1
;
2606 extern __at(0x0FAE) __sfr RCREG
;
2607 extern __at(0x0FAE) __sfr RCREG1
;
2608 extern __at(0x0FAF) __sfr SPBRG
;
2609 extern __at(0x0FAF) __sfr SPBRG1
;
2611 //==============================================================================
2614 extern __at(0x0FB0) __sfr PSPCON
;
2622 unsigned PSPMODE
: 1;
2628 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
2630 #define _PSPMODE 0x10
2635 //==============================================================================
2638 //==============================================================================
2641 extern __at(0x0FB1) __sfr T3CON
;
2647 unsigned TMR3ON
: 1;
2648 unsigned TMR3CS
: 1;
2649 unsigned NOT_T3SYNC
: 1;
2650 unsigned T3CCP1
: 1;
2651 unsigned T3CKPS0
: 1;
2652 unsigned T3CKPS1
: 1;
2653 unsigned T3CCP2
: 1;
2661 unsigned T3SYNC
: 1;
2673 unsigned T3INSYNC
: 1;
2685 unsigned T3NSYNC
: 1;
2696 unsigned T3CKPS
: 2;
2701 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2703 #define _T3CON_TMR3ON 0x01
2704 #define _T3CON_TMR3CS 0x02
2705 #define _T3CON_NOT_T3SYNC 0x04
2706 #define _T3CON_T3SYNC 0x04
2707 #define _T3CON_T3INSYNC 0x04
2708 #define _T3CON_T3NSYNC 0x04
2709 #define _T3CON_T3CCP1 0x08
2710 #define _T3CON_T3CKPS0 0x10
2711 #define _T3CON_T3CKPS1 0x20
2712 #define _T3CON_T3CCP2 0x40
2713 #define _T3CON_RD16 0x80
2715 //==============================================================================
2717 extern __at(0x0FB2) __sfr TMR3
;
2718 extern __at(0x0FB2) __sfr TMR3L
;
2719 extern __at(0x0FB3) __sfr TMR3H
;
2721 //==============================================================================
2724 extern __at(0x0FB4) __sfr CMCON
;
2747 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
2758 //==============================================================================
2761 //==============================================================================
2764 extern __at(0x0FB5) __sfr CVRCON
;
2799 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2811 //==============================================================================
2814 //==============================================================================
2817 extern __at(0x0FB7) __sfr CCP3CON
;
2823 unsigned CCP3M0
: 1;
2824 unsigned CCP3M1
: 1;
2825 unsigned CCP3M2
: 1;
2826 unsigned CCP3M3
: 1;
2839 unsigned DCCP3Y
: 1;
2840 unsigned DCCP3X
: 1;
2859 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
2861 #define _CCP3M0 0x01
2862 #define _CCP3M1 0x02
2863 #define _CCP3M2 0x04
2864 #define _CCP3M3 0x08
2866 #define _DCCP3Y 0x10
2868 #define _DCCP3X 0x20
2870 //==============================================================================
2872 extern __at(0x0FB8) __sfr CCPR3
;
2873 extern __at(0x0FB8) __sfr CCPR3L
;
2874 extern __at(0x0FB9) __sfr CCPR3H
;
2876 //==============================================================================
2879 extern __at(0x0FBA) __sfr CCP2CON
;
2885 unsigned CCP2M0
: 1;
2886 unsigned CCP2M1
: 1;
2887 unsigned CCP2M2
: 1;
2888 unsigned CCP2M3
: 1;
2913 unsigned DCCP2Y
: 1;
2914 unsigned DCCP2X
: 1;
2933 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2935 #define _CCP2M0 0x01
2936 #define _CCP2M1 0x02
2937 #define _CCP2M2 0x04
2938 #define _CCP2M3 0x08
2941 #define _DCCP2Y 0x10
2944 #define _DCCP2X 0x20
2946 //==============================================================================
2948 extern __at(0x0FBB) __sfr CCPR2
;
2949 extern __at(0x0FBB) __sfr CCPR2L
;
2950 extern __at(0x0FBC) __sfr CCPR2H
;
2952 //==============================================================================
2955 extern __at(0x0FBD) __sfr CCP1CON
;
2961 unsigned CCP1M0
: 1;
2962 unsigned CCP1M1
: 1;
2963 unsigned CCP1M2
: 1;
2964 unsigned CCP1M3
: 1;
2989 unsigned DCCP1Y
: 1;
2990 unsigned DCCP1X
: 1;
3009 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
3011 #define _CCP1M0 0x01
3012 #define _CCP1M1 0x02
3013 #define _CCP1M2 0x04
3014 #define _CCP1M3 0x08
3017 #define _DCCP1Y 0x10
3020 #define _DCCP1X 0x20
3022 //==============================================================================
3024 extern __at(0x0FBE) __sfr CCPR1
;
3025 extern __at(0x0FBE) __sfr CCPR1L
;
3026 extern __at(0x0FBF) __sfr CCPR1H
;
3028 //==============================================================================
3031 extern __at(0x0FC0) __sfr ADCON2
;
3054 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
3061 //==============================================================================
3064 //==============================================================================
3067 extern __at(0x0FC1) __sfr ADCON1
;
3097 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
3106 //==============================================================================
3109 //==============================================================================
3112 extern __at(0x0FC2) __sfr ADCON0
;
3119 unsigned GO_NOT_DONE
: 1;
3143 unsigned GO_DONE
: 1;
3167 unsigned NOT_DONE
: 1;
3179 unsigned GODONE
: 1;
3196 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3199 #define _GO_NOT_DONE 0x02
3201 #define _GO_DONE 0x02
3203 #define _NOT_DONE 0x02
3204 #define _GODONE 0x02
3210 //==============================================================================
3212 extern __at(0x0FC3) __sfr ADRES
;
3213 extern __at(0x0FC3) __sfr ADRESL
;
3214 extern __at(0x0FC4) __sfr ADRESH
;
3216 //==============================================================================
3219 extern __at(0x0FC5) __sfr SSPCON2
;
3229 unsigned ACKSTAT
: 1;
3233 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3241 #define _ACKSTAT 0x40
3244 //==============================================================================
3247 //==============================================================================
3250 extern __at(0x0FC6) __sfr SSPCON1
;
3273 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3284 //==============================================================================
3287 //==============================================================================
3290 extern __at(0x0FC7) __sfr SSPSTAT
;
3298 unsigned R_NOT_W
: 1;
3301 unsigned D_NOT_A
: 1;
3311 unsigned I2C_START
: 1;
3312 unsigned I2C_STOP
: 1;
3322 unsigned I2C_READ
: 1;
3325 unsigned I2C_DAT
: 1;
3346 unsigned NOT_WRITE
: 1;
3349 unsigned NOT_ADDRESS
: 1;
3358 unsigned READ_WRITE
: 1;
3361 unsigned DATA_ADDRESS
: 1;
3379 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3383 #define _R_NOT_W 0x04
3385 #define _I2C_READ 0x04
3387 #define _NOT_WRITE 0x04
3388 #define _READ_WRITE 0x04
3391 #define _I2C_START 0x08
3393 #define _I2C_STOP 0x10
3394 #define _D_NOT_A 0x20
3396 #define _I2C_DAT 0x20
3398 #define _NOT_ADDRESS 0x20
3399 #define _DATA_ADDRESS 0x20
3404 //==============================================================================
3406 extern __at(0x0FC8) __sfr SSPADD
;
3407 extern __at(0x0FC9) __sfr SSPBUF
;
3409 //==============================================================================
3412 extern __at(0x0FCA) __sfr T2CON
;
3418 unsigned T2CKPS0
: 1;
3419 unsigned T2CKPS1
: 1;
3420 unsigned TMR2ON
: 1;
3421 unsigned T2OUTPS0
: 1;
3422 unsigned T2OUTPS1
: 1;
3423 unsigned T2OUTPS2
: 1;
3424 unsigned T2OUTPS3
: 1;
3430 unsigned T2CKPS
: 2;
3437 unsigned T2OUTPS
: 4;
3442 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3444 #define _T2CKPS0 0x01
3445 #define _T2CKPS1 0x02
3446 #define _TMR2ON 0x04
3447 #define _T2OUTPS0 0x08
3448 #define _T2OUTPS1 0x10
3449 #define _T2OUTPS2 0x20
3450 #define _T2OUTPS3 0x40
3452 //==============================================================================
3454 extern __at(0x0FCB) __sfr PR2
;
3455 extern __at(0x0FCC) __sfr TMR2
;
3457 //==============================================================================
3460 extern __at(0x0FCD) __sfr T1CON
;
3466 unsigned TMR1ON
: 1;
3467 unsigned TMR1CS
: 1;
3468 unsigned NOT_T1SYNC
: 1;
3469 unsigned T1OSCEN
: 1;
3470 unsigned T1CKPS0
: 1;
3471 unsigned T1CKPS1
: 1;
3480 unsigned T1SYNC
: 1;
3492 unsigned T1INSYNC
: 1;
3503 unsigned T1CKPS
: 2;
3508 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3510 #define _TMR1ON 0x01
3511 #define _TMR1CS 0x02
3512 #define _NOT_T1SYNC 0x04
3513 #define _T1SYNC 0x04
3514 #define _T1INSYNC 0x04
3515 #define _T1OSCEN 0x08
3516 #define _T1CKPS0 0x10
3517 #define _T1CKPS1 0x20
3520 //==============================================================================
3522 extern __at(0x0FCE) __sfr TMR1
;
3523 extern __at(0x0FCE) __sfr TMR1L
;
3524 extern __at(0x0FCF) __sfr TMR1H
;
3526 //==============================================================================
3529 extern __at(0x0FD0) __sfr RCON
;
3535 unsigned NOT_BOR
: 1;
3536 unsigned NOT_POR
: 1;
3537 unsigned NOT_PD
: 1;
3538 unsigned NOT_TO
: 1;
3539 unsigned NOT_RI
: 1;
3554 unsigned NOT_IPEN
: 1;
3558 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3560 #define _NOT_BOR 0x01
3562 #define _NOT_POR 0x02
3564 #define _NOT_PD 0x04
3566 #define _NOT_TO 0x08
3568 #define _NOT_RI 0x10
3571 #define _NOT_IPEN 0x80
3573 //==============================================================================
3576 //==============================================================================
3579 extern __at(0x0FD1) __sfr WDTCON
;
3585 unsigned SWDTEN
: 1;
3608 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3610 #define _SWDTEN 0x01
3613 //==============================================================================
3616 //==============================================================================
3619 extern __at(0x0FD2) __sfr LVDCON
;
3660 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3674 //==============================================================================
3677 //==============================================================================
3680 extern __at(0x0FD3) __sfr OSCCON
;
3694 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3698 //==============================================================================
3701 //==============================================================================
3704 extern __at(0x0FD5) __sfr T0CON
;
3716 unsigned T08BIT
: 1;
3717 unsigned TMR0ON
: 1;
3727 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3735 #define _T08BIT 0x40
3736 #define _TMR0ON 0x80
3738 //==============================================================================
3740 extern __at(0x0FD6) __sfr TMR0
;
3741 extern __at(0x0FD6) __sfr TMR0L
;
3742 extern __at(0x0FD7) __sfr TMR0H
;
3744 //==============================================================================
3747 extern __at(0x0FD8) __sfr STATUS
;
3761 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3769 //==============================================================================
3771 extern __at(0x0FD9) __sfr FSR2L
;
3772 extern __at(0x0FDA) __sfr FSR2H
;
3773 extern __at(0x0FDB) __sfr PLUSW2
;
3774 extern __at(0x0FDC) __sfr PREINC2
;
3775 extern __at(0x0FDD) __sfr POSTDEC2
;
3776 extern __at(0x0FDE) __sfr POSTINC2
;
3777 extern __at(0x0FDF) __sfr INDF2
;
3778 extern __at(0x0FE0) __sfr BSR
;
3779 extern __at(0x0FE1) __sfr FSR1L
;
3780 extern __at(0x0FE2) __sfr FSR1H
;
3781 extern __at(0x0FE3) __sfr PLUSW1
;
3782 extern __at(0x0FE4) __sfr PREINC1
;
3783 extern __at(0x0FE5) __sfr POSTDEC1
;
3784 extern __at(0x0FE6) __sfr POSTINC1
;
3785 extern __at(0x0FE7) __sfr INDF1
;
3786 extern __at(0x0FE8) __sfr WREG
;
3787 extern __at(0x0FE9) __sfr FSR0L
;
3788 extern __at(0x0FEA) __sfr FSR0H
;
3789 extern __at(0x0FEB) __sfr PLUSW0
;
3790 extern __at(0x0FEC) __sfr PREINC0
;
3791 extern __at(0x0FED) __sfr POSTDEC0
;
3792 extern __at(0x0FEE) __sfr POSTINC0
;
3793 extern __at(0x0FEF) __sfr INDF0
;
3795 //==============================================================================
3798 extern __at(0x0FF0) __sfr INTCON3
;
3804 unsigned INT1IF
: 1;
3805 unsigned INT2IF
: 1;
3806 unsigned INT3IF
: 1;
3807 unsigned INT1IE
: 1;
3808 unsigned INT2IE
: 1;
3809 unsigned INT3IE
: 1;
3810 unsigned INT1IP
: 1;
3811 unsigned INT2IP
: 1;
3827 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3829 #define _INT1IF 0x01
3831 #define _INT2IF 0x02
3833 #define _INT3IF 0x04
3835 #define _INT1IE 0x08
3837 #define _INT2IE 0x10
3839 #define _INT3IE 0x20
3841 #define _INT1IP 0x40
3843 #define _INT2IP 0x80
3846 //==============================================================================
3849 //==============================================================================
3852 extern __at(0x0FF1) __sfr INTCON2
;
3859 unsigned INT3IP
: 1;
3860 unsigned TMR0IP
: 1;
3861 unsigned INTEDG3
: 1;
3862 unsigned INTEDG2
: 1;
3863 unsigned INTEDG1
: 1;
3864 unsigned INTEDG0
: 1;
3865 unsigned NOT_RBPU
: 1;
3881 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3884 #define _INT3IP 0x02
3886 #define _TMR0IP 0x04
3888 #define _INTEDG3 0x08
3889 #define _INTEDG2 0x10
3890 #define _INTEDG1 0x20
3891 #define _INTEDG0 0x40
3892 #define _NOT_RBPU 0x80
3895 //==============================================================================
3898 //==============================================================================
3901 extern __at(0x0FF2) __sfr INTCON
;
3908 unsigned INT0IF
: 1;
3909 unsigned TMR0IF
: 1;
3911 unsigned INT0IE
: 1;
3912 unsigned TMR0IE
: 1;
3913 unsigned PEIE_GIEL
: 1;
3914 unsigned GIE_GIEH
: 1;
3942 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3945 #define _INT0IF 0x02
3947 #define _TMR0IF 0x04
3950 #define _INT0IE 0x10
3952 #define _TMR0IE 0x20
3954 #define _PEIE_GIEL 0x40
3957 #define _GIE_GIEH 0x80
3961 //==============================================================================
3964 //==============================================================================
3967 extern __at(0x0FF2) __sfr INTCON1
;
3974 unsigned INT0IF
: 1;
3975 unsigned TMR0IF
: 1;
3977 unsigned INT0IE
: 1;
3978 unsigned TMR0IE
: 1;
3979 unsigned PEIE_GIEL
: 1;
3980 unsigned GIE_GIEH
: 1;
4008 extern __at(0x0FF2) volatile __INTCON1bits_t INTCON1bits
;
4010 #define _INTCON1_RBIF 0x01
4011 #define _INTCON1_INT0IF 0x02
4012 #define _INTCON1_INT0F 0x02
4013 #define _INTCON1_TMR0IF 0x04
4014 #define _INTCON1_T0IF 0x04
4015 #define _INTCON1_RBIE 0x08
4016 #define _INTCON1_INT0IE 0x10
4017 #define _INTCON1_INT0E 0x10
4018 #define _INTCON1_TMR0IE 0x20
4019 #define _INTCON1_T0IE 0x20
4020 #define _INTCON1_PEIE_GIEL 0x40
4021 #define _INTCON1_PEIE 0x40
4022 #define _INTCON1_GIEL 0x40
4023 #define _INTCON1_GIE_GIEH 0x80
4024 #define _INTCON1_GIE 0x80
4025 #define _INTCON1_GIEH 0x80
4027 //==============================================================================
4029 extern __at(0x0FF3) __sfr PROD
;
4030 extern __at(0x0FF3) __sfr PRODL
;
4031 extern __at(0x0FF4) __sfr PRODH
;
4032 extern __at(0x0FF5) __sfr TABLAT
;
4033 extern __at(0x0FF6) __sfr TBLPTR
;
4034 extern __at(0x0FF6) __sfr TBLPTRL
;
4035 extern __at(0x0FF7) __sfr TBLPTRH
;
4036 extern __at(0x0FF8) __sfr TBLPTRU
;
4037 extern __at(0x0FF9) __sfr PC
;
4038 extern __at(0x0FF9) __sfr PCL
;
4039 extern __at(0x0FFA) __sfr PCLATH
;
4040 extern __at(0x0FFB) __sfr PCLATU
;
4042 //==============================================================================
4045 extern __at(0x0FFC) __sfr STKPTR
;
4051 unsigned STKPTR0
: 1;
4052 unsigned STKPTR1
: 1;
4053 unsigned STKPTR2
: 1;
4054 unsigned STKPTR3
: 1;
4055 unsigned STKPTR4
: 1;
4057 unsigned STKUNF
: 1;
4058 unsigned STKFUL
: 1;
4070 unsigned STKOVF
: 1;
4081 unsigned STKPTR
: 5;
4086 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4088 #define _STKPTR0 0x01
4090 #define _STKPTR1 0x02
4092 #define _STKPTR2 0x04
4094 #define _STKPTR3 0x08
4096 #define _STKPTR4 0x10
4098 #define _STKUNF 0x40
4099 #define _STKFUL 0x80
4100 #define _STKOVF 0x80
4102 //==============================================================================
4104 extern __at(0x0FFD) __sfr TOS
;
4105 extern __at(0x0FFD) __sfr TOSL
;
4106 extern __at(0x0FFE) __sfr TOSH
;
4107 extern __at(0x0FFF) __sfr TOSU
;
4109 //==============================================================================
4111 // Configuration Bits
4113 //==============================================================================
4115 #define __CONFIG1H 0x300001
4116 #define __CONFIG2L 0x300002
4117 #define __CONFIG2H 0x300003
4118 #define __CONFIG3L 0x300004
4119 #define __CONFIG3H 0x300005
4120 #define __CONFIG4L 0x300006
4121 #define __CONFIG5L 0x300008
4122 #define __CONFIG5H 0x300009
4123 #define __CONFIG6L 0x30000A
4124 #define __CONFIG6H 0x30000B
4125 #define __CONFIG7L 0x30000C
4126 #define __CONFIG7H 0x30000D
4128 //----------------------------- CONFIG1H Options -------------------------------
4130 #define _LP_OSC 0xF8 // LP oscillator.
4131 #define _LP_OSC_1H 0xF8 // LP oscillator.
4132 #define _XT_OSC 0xF9 // XT oscillator.
4133 #define _XT_OSC_1H 0xF9 // XT oscillator.
4134 #define _HS_OSC 0xFA // HS oscillator.
4135 #define _HS_OSC_1H 0xFA // HS oscillator.
4136 #define _RC_OSC 0xFB // RC oscillator w/ OSC2 configured as divide-by-4 clock output.
4137 #define _RC_OSC_1H 0xFB // RC oscillator w/ OSC2 configured as divide-by-4 clock output.
4138 #define _EC_OSC 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
4139 #define _EC_OSC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
4140 #define _ECIO_OSC 0xFD // EC oscillator w/ OSC2 configured as RA6.
4141 #define _ECIO_OSC_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
4142 #define _HSPLL_OSC 0xFE // HS oscillator with PLL enabled; clock frequency = (4 x FOSC).
4143 #define _HSPLL_OSC_1H 0xFE // HS oscillator with PLL enabled; clock frequency = (4 x FOSC).
4144 #define _RCIO_OSC 0xFF // RC oscillator w/ OSC2 configured as RA6.
4145 #define _RCIO_OSC_1H 0xFF // RC oscillator w/ OSC2 configured as RA6.
4146 #define _OSCS_ON_1H 0xDF // Timer1 Oscillator system clock switch option is enabled (oscillator switching is enabled).
4147 #define _OSCS_OFF_1H 0xFF // Oscillator system clock switch option is disabled (main oscillator is source).
4149 //----------------------------- CONFIG2L Options -------------------------------
4151 #define _PWRT_ON_2L 0xFE // PWRT enabled.
4152 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
4153 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
4154 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
4155 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
4156 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
4157 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
4158 #define _BORV_20 0xFF // VBOR set to 2.5V.
4159 #define _BORV_20_2L 0xFF // VBOR set to 2.5V.
4161 //----------------------------- CONFIG2H Options -------------------------------
4163 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
4164 #define _WDT_ON_2H 0xFF // WDT enabled.
4165 #define _WDTPS_1_2H 0xF1 // 1:1.
4166 #define _WDTPS_2_2H 0xF3 // 1:2.
4167 #define _WDTPS_4_2H 0xF5 // 1:4.
4168 #define _WDTPS_8_2H 0xF7 // 1:8.
4169 #define _WDTPS_16_2H 0xF9 // 1:16.
4170 #define _WDTPS_32_2H 0xFB // 1:32.
4171 #define _WDTPS_64_2H 0xFD // 1:64.
4172 #define _WDTPS_128_2H 0xFF // 1:128.
4174 //----------------------------- CONFIG3L Options -------------------------------
4176 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RE7.
4177 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4178 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
4179 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4181 //----------------------------- CONFIG3H Options -------------------------------
4183 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RE7.
4184 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4185 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
4186 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4188 //----------------------------- CONFIG4L Options -------------------------------
4190 #define _STVR_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
4191 #define _STVR_ON_4L 0xFF // Stack full/underflow will cause Reset.
4192 #define _LVP_OFF_4L 0xFB // Low-voltage ICSP disabled.
4193 #define _LVP_ON_4L 0xFF // Low-voltage ICSP enabled.
4194 #define _DEBUG_ON_4L 0x7F // Background debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
4195 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
4197 //----------------------------- CONFIG5L Options -------------------------------
4199 #define _CP0_ON_5L 0xFE // Block 0 (000200-003FFFh) code-protected.
4200 #define _CP0_OFF_5L 0xFF // Block 0 (000200-003FFFh) not code-protected.
4201 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
4202 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
4203 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
4204 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
4205 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
4206 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
4208 //----------------------------- CONFIG5H Options -------------------------------
4210 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code-protected.
4211 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code-protected.
4212 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
4213 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
4215 //----------------------------- CONFIG6L Options -------------------------------
4217 #define _WRT0_ON_6L 0xFE // Block 0 (000200-003FFFh) write-protected.
4218 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-003FFFh) not write-protected.
4219 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
4220 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
4221 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
4222 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
4223 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
4224 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
4226 //----------------------------- CONFIG6H Options -------------------------------
4228 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
4229 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
4230 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write-protected.
4231 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write-protected.
4232 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
4233 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
4235 //----------------------------- CONFIG7L Options -------------------------------
4237 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-003FFFh) protected from table reads executed in other blocks.
4238 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-003FFFh) not protected from table reads executed in other blocks.
4239 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
4240 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
4241 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
4242 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
4243 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
4244 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
4246 //----------------------------- CONFIG7H Options -------------------------------
4248 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) protected from table reads executed in other blocks.
4249 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from table reads executed in other blocks.
4251 //==============================================================================
4253 #define __DEVID1 0x3FFFFE
4254 #define __DEVID2 0x3FFFFF
4256 #define __IDLOC0 0x200000
4257 #define __IDLOC1 0x200001
4258 #define __IDLOC2 0x200002
4259 #define __IDLOC3 0x200003
4260 #define __IDLOC4 0x200004
4261 #define __IDLOC5 0x200005
4262 #define __IDLOC6 0x200006
4263 #define __IDLOC7 0x200007
4265 #endif // #ifndef __PIC18LF6620_H__