2 * This declarations of the PIC18LF8410 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:08 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF8410_H__
26 #define __PIC18LF8410_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F6B) __sfr RCSTA2
;
105 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
107 #define _RCSTA2_RX9D 0x01
108 #define _RCSTA2_RCD8 0x01
109 #define _RCSTA2_RX9D2 0x01
110 #define _RCSTA2_OERR 0x02
111 #define _RCSTA2_OERR2 0x02
112 #define _RCSTA2_FERR 0x04
113 #define _RCSTA2_FERR2 0x04
114 #define _RCSTA2_ADDEN 0x08
115 #define _RCSTA2_ADEN 0x08
116 #define _RCSTA2_ADDEN2 0x08
117 #define _RCSTA2_CREN 0x10
118 #define _RCSTA2_CREN2 0x10
119 #define _RCSTA2_SREN 0x20
120 #define _RCSTA2_SREN2 0x20
121 #define _RCSTA2_RX9 0x40
122 #define _RCSTA2_RC9 0x40
123 #define _RCSTA2_NOT_RC8 0x40
124 #define _RCSTA2_RC8_9 0x40
125 #define _RCSTA2_RX92 0x40
126 #define _RCSTA2_SPEN 0x80
127 #define _RCSTA2_SPEN2 0x80
129 //==============================================================================
132 //==============================================================================
135 extern __at(0x0F6C) __sfr TXSTA2
;
171 unsigned NOT_TX8
: 1;
188 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
190 #define _TXSTA2_TX9D 0x01
191 #define _TXSTA2_TXD8 0x01
192 #define _TXSTA2_TX9D2 0x01
193 #define _TXSTA2_TRMT 0x02
194 #define _TXSTA2_TRMT2 0x02
195 #define _TXSTA2_BRGH 0x04
196 #define _TXSTA2_BRGH2 0x04
197 #define _TXSTA2_SENDB2 0x08
198 #define _TXSTA2_SYNC 0x10
199 #define _TXSTA2_SYNC2 0x10
200 #define _TXSTA2_TXEN 0x20
201 #define _TXSTA2_TXEN2 0x20
202 #define _TXSTA2_TX9 0x40
203 #define _TXSTA2_TX8_9 0x40
204 #define _TXSTA2_NOT_TX8 0x40
205 #define _TXSTA2_TX92 0x40
206 #define _TXSTA2_CSRC 0x80
207 #define _TXSTA2_CSRC2 0x80
209 //==============================================================================
211 extern __at(0x0F6D) __sfr TXREG2
;
212 extern __at(0x0F6E) __sfr RCREG2
;
213 extern __at(0x0F6F) __sfr SPBRG2
;
215 //==============================================================================
218 extern __at(0x0F7E) __sfr BAUDCON1
;
247 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
257 //==============================================================================
260 //==============================================================================
263 extern __at(0x0F7E) __sfr BAUDCTL1
;
292 extern __at(0x0F7E) volatile __BAUDCTL1bits_t BAUDCTL1bits
;
294 #define _BAUDCTL1_ABDEN 0x01
295 #define _BAUDCTL1_WUE 0x02
296 #define _BAUDCTL1_BRG16 0x08
297 #define _BAUDCTL1_SCKP 0x10
298 #define _BAUDCTL1_RCIDL 0x40
299 #define _BAUDCTL1_RCMT 0x40
300 #define _BAUDCTL1_ABDOVF 0x80
302 //==============================================================================
304 extern __at(0x0F7F) __sfr SPBRGH1
;
306 //==============================================================================
309 extern __at(0x0F80) __sfr PORTA
;
350 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
352 #define _PORTA_RA0 0x01
353 #define _PORTA_AN0 0x01
354 #define _PORTA_RA1 0x02
355 #define _PORTA_AN1 0x02
356 #define _PORTA_RA2 0x04
357 #define _PORTA_AN2 0x04
358 #define _PORTA_VREFM 0x04
359 #define _PORTA_RA3 0x08
360 #define _PORTA_AN3 0x08
361 #define _PORTA_VREFP 0x08
362 #define _PORTA_RA4 0x10
363 #define _PORTA_T0CKI 0x10
364 #define _PORTA_RA5 0x20
365 #define _PORTA_AN4 0x20
366 #define _PORTA_LVDIN 0x20
367 #define _PORTA_RA6 0x40
368 #define _PORTA_OSC2 0x40
369 #define _PORTA_CLKO 0x40
370 #define _PORTA_RA7 0x80
371 #define _PORTA_OSC1 0x80
372 #define _PORTA_CLKI 0x80
374 //==============================================================================
377 //==============================================================================
380 extern __at(0x0F81) __sfr PORTB
;
433 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
435 #define _PORTB_RB0 0x01
436 #define _PORTB_INT0 0x01
437 #define _PORTB_RB1 0x02
438 #define _PORTB_INT1 0x02
439 #define _PORTB_RB2 0x04
440 #define _PORTB_INT2 0x04
441 #define _PORTB_RB3 0x08
442 #define _PORTB_INT3 0x08
443 #define _PORTB_CCP2B 0x08
444 #define _PORTB_RB4 0x10
445 #define _PORTB_KBI0 0x10
446 #define _PORTB_RB5 0x20
447 #define _PORTB_KBI1 0x20
448 #define _PORTB_PGM 0x20
449 #define _PORTB_RB6 0x40
450 #define _PORTB_KBI2 0x40
451 #define _PORTB_PGC 0x40
452 #define _PORTB_RB7 0x80
453 #define _PORTB_KBI3 0x80
454 #define _PORTB_PGD 0x80
456 //==============================================================================
459 //==============================================================================
462 extern __at(0x0F82) __sfr PORTC
;
503 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
505 #define _PORTC_RC0 0x01
506 #define _PORTC_T1OSO 0x01
507 #define _PORTC_T13CKI 0x01
508 #define _PORTC_RC1 0x02
509 #define _PORTC_T1OSI 0x02
510 #define _PORTC_CCP2C 0x02
511 #define _PORTC_RC2 0x04
512 #define _PORTC_CCP1 0x04
513 #define _PORTC_RC3 0x08
514 #define _PORTC_SCK 0x08
515 #define _PORTC_SCL 0x08
516 #define _PORTC_RC4 0x10
517 #define _PORTC_SDI 0x10
518 #define _PORTC_SDA 0x10
519 #define _PORTC_RC5 0x20
520 #define _PORTC_SDO 0x20
521 #define _PORTC_RC6 0x40
522 #define _PORTC_TX 0x40
523 #define _PORTC_CK 0x40
524 #define _PORTC_RC7 0x80
525 #define _PORTC_RX 0x80
527 //==============================================================================
530 //==============================================================================
533 extern __at(0x0F83) __sfr PORTD
;
574 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
576 #define _PORTD_RD0 0x01
577 #define _PORTD_PSP0 0x01
578 #define _PORTD_AD0 0x01
579 #define _PORTD_RD1 0x02
580 #define _PORTD_PSP1 0x02
581 #define _PORTD_AD1 0x02
582 #define _PORTD_RD2 0x04
583 #define _PORTD_PSP2 0x04
584 #define _PORTD_AD2 0x04
585 #define _PORTD_RD3 0x08
586 #define _PORTD_PSP3 0x08
587 #define _PORTD_AD3 0x08
588 #define _PORTD_RD4 0x10
589 #define _PORTD_PSP4 0x10
590 #define _PORTD_AD4 0x10
591 #define _PORTD_RD5 0x20
592 #define _PORTD_PSP5 0x20
593 #define _PORTD_AD5 0x20
594 #define _PORTD_RD6 0x40
595 #define _PORTD_PSP6 0x40
596 #define _PORTD_AD6 0x40
597 #define _PORTD_RD7 0x80
598 #define _PORTD_PSP7 0x80
599 #define _PORTD_AD7 0x80
601 //==============================================================================
604 //==============================================================================
607 extern __at(0x0F84) __sfr PORTE
;
648 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
650 #define _PORTE_RE0 0x01
651 #define _PORTE_RD 0x01
652 #define _PORTE_AD8 0x01
653 #define _PORTE_RE1 0x02
654 #define _PORTE_WR 0x02
655 #define _PORTE_AD9 0x02
656 #define _PORTE_RE2 0x04
657 #define _PORTE_CS 0x04
658 #define _PORTE_AD10 0x04
659 #define _PORTE_RE3 0x08
660 #define _PORTE_AD11 0x08
661 #define _PORTE_RE4 0x10
662 #define _PORTE_AD12 0x10
663 #define _PORTE_RE5 0x20
664 #define _PORTE_AD13 0x20
665 #define _PORTE_RE6 0x40
666 #define _PORTE_AD14 0x40
667 #define _PORTE_RE7 0x80
668 #define _PORTE_CCP2E 0x80
669 #define _PORTE_AD15 0x80
671 //==============================================================================
674 //==============================================================================
677 extern __at(0x0F85) __sfr PORTF
;
718 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
720 #define _PORTF_RF0 0x01
721 #define _PORTF_AN5 0x01
722 #define _PORTF_RF1 0x02
723 #define _PORTF_AN6 0x02
724 #define _PORTF_C2OUTF 0x02
725 #define _PORTF_RF2 0x04
726 #define _PORTF_AN7 0x04
727 #define _PORTF_C1OUTF 0x04
728 #define _PORTF_RF3 0x08
729 #define _PORTF_AN8 0x08
730 #define _PORTF_RF4 0x10
731 #define _PORTF_AN9 0x10
732 #define _PORTF_RF5 0x20
733 #define _PORTF_AN10 0x20
734 #define _PORTF_CVREFF 0x20
735 #define _PORTF_RF6 0x40
736 #define _PORTF_AN11 0x40
737 #define _PORTF_RF7 0x80
738 #define _PORTF_SS 0x80
740 //==============================================================================
743 //==============================================================================
746 extern __at(0x0F86) __sfr PORTG
;
793 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
795 #define _PORTG_RG0 0x01
796 #define _PORTG_CCP3 0x01
797 #define _PORTG_RG1 0x02
798 #define _PORTG_TX2 0x02
799 #define _PORTG_CK2 0x02
800 #define _PORTG_RG2 0x04
801 #define _PORTG_RX2 0x04
802 #define _PORTG_DT2 0x04
803 #define _PORTG_RG3 0x08
804 #define _PORTG_RG4 0x10
805 #define _PORTG_RG5 0x20
806 #define _PORTG_MCLR 0x20
807 #define _PORTG_VPP 0x20
809 //==============================================================================
812 //==============================================================================
815 extern __at(0x0F87) __sfr PORTH
;
844 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
846 #define _PORTH_RH0 0x01
847 #define _PORTH_A16 0x01
848 #define _PORTH_RH1 0x02
849 #define _PORTH_A17 0x02
850 #define _PORTH_RH2 0x04
851 #define _PORTH_A18 0x04
852 #define _PORTH_RH3 0x08
853 #define _PORTH_A19 0x08
854 #define _PORTH_RH4 0x10
855 #define _PORTH_RH5 0x20
856 #define _PORTH_RH6 0x40
857 #define _PORTH_RH7 0x80
859 //==============================================================================
862 //==============================================================================
865 extern __at(0x0F88) __sfr PORTJ
;
894 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
896 #define _PORTJ_RJ0 0x01
897 #define _PORTJ_ALE 0x01
898 #define _PORTJ_RJ1 0x02
899 #define _PORTJ_OE 0x02
900 #define _PORTJ_RJ2 0x04
901 #define _PORTJ_WRL 0x04
902 #define _PORTJ_RJ3 0x08
903 #define _PORTJ_WRH 0x08
904 #define _PORTJ_RJ4 0x10
905 #define _PORTJ_BA0 0x10
906 #define _PORTJ_RJ5 0x20
907 #define _PORTJ_CE 0x20
908 #define _PORTJ_RJ6 0x40
909 #define _PORTJ_LB 0x40
910 #define _PORTJ_RJ7 0x80
911 #define _PORTJ_UB 0x80
913 //==============================================================================
916 //==============================================================================
919 extern __at(0x0F89) __sfr LATA
;
933 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
944 //==============================================================================
947 //==============================================================================
950 extern __at(0x0F8A) __sfr LATB
;
964 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
975 //==============================================================================
978 //==============================================================================
981 extern __at(0x0F8B) __sfr LATC
;
995 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1006 //==============================================================================
1009 //==============================================================================
1012 extern __at(0x0F8C) __sfr LATD
;
1026 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1037 //==============================================================================
1040 //==============================================================================
1043 extern __at(0x0F8D) __sfr LATE
;
1057 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1068 //==============================================================================
1071 //==============================================================================
1074 extern __at(0x0F8E) __sfr LATF
;
1088 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1099 //==============================================================================
1102 //==============================================================================
1105 extern __at(0x0F8F) __sfr LATG
;
1128 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1136 //==============================================================================
1139 //==============================================================================
1142 extern __at(0x0F90) __sfr LATH
;
1156 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
1167 //==============================================================================
1170 //==============================================================================
1173 extern __at(0x0F91) __sfr LATJ
;
1187 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
1198 //==============================================================================
1201 //==============================================================================
1204 extern __at(0x0F92) __sfr DDRA
;
1210 unsigned TRISA0
: 1;
1211 unsigned TRISA1
: 1;
1212 unsigned TRISA2
: 1;
1213 unsigned TRISA3
: 1;
1214 unsigned TRISA4
: 1;
1215 unsigned TRISA5
: 1;
1216 unsigned TRISA6
: 1;
1217 unsigned TRISA7
: 1;
1233 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1235 #define _TRISA0 0x01
1237 #define _TRISA1 0x02
1239 #define _TRISA2 0x04
1241 #define _TRISA3 0x08
1243 #define _TRISA4 0x10
1245 #define _TRISA5 0x20
1247 #define _TRISA6 0x40
1249 #define _TRISA7 0x80
1252 //==============================================================================
1255 //==============================================================================
1258 extern __at(0x0F92) __sfr TRISA
;
1264 unsigned TRISA0
: 1;
1265 unsigned TRISA1
: 1;
1266 unsigned TRISA2
: 1;
1267 unsigned TRISA3
: 1;
1268 unsigned TRISA4
: 1;
1269 unsigned TRISA5
: 1;
1270 unsigned TRISA6
: 1;
1271 unsigned TRISA7
: 1;
1287 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1289 #define _TRISA_TRISA0 0x01
1290 #define _TRISA_RA0 0x01
1291 #define _TRISA_TRISA1 0x02
1292 #define _TRISA_RA1 0x02
1293 #define _TRISA_TRISA2 0x04
1294 #define _TRISA_RA2 0x04
1295 #define _TRISA_TRISA3 0x08
1296 #define _TRISA_RA3 0x08
1297 #define _TRISA_TRISA4 0x10
1298 #define _TRISA_RA4 0x10
1299 #define _TRISA_TRISA5 0x20
1300 #define _TRISA_RA5 0x20
1301 #define _TRISA_TRISA6 0x40
1302 #define _TRISA_RA6 0x40
1303 #define _TRISA_TRISA7 0x80
1304 #define _TRISA_RA7 0x80
1306 //==============================================================================
1309 //==============================================================================
1312 extern __at(0x0F93) __sfr DDRB
;
1318 unsigned TRISB0
: 1;
1319 unsigned TRISB1
: 1;
1320 unsigned TRISB2
: 1;
1321 unsigned TRISB3
: 1;
1322 unsigned TRISB4
: 1;
1323 unsigned TRISB5
: 1;
1324 unsigned TRISB6
: 1;
1325 unsigned TRISB7
: 1;
1341 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1343 #define _TRISB0 0x01
1345 #define _TRISB1 0x02
1347 #define _TRISB2 0x04
1349 #define _TRISB3 0x08
1351 #define _TRISB4 0x10
1353 #define _TRISB5 0x20
1355 #define _TRISB6 0x40
1357 #define _TRISB7 0x80
1360 //==============================================================================
1363 //==============================================================================
1366 extern __at(0x0F93) __sfr TRISB
;
1372 unsigned TRISB0
: 1;
1373 unsigned TRISB1
: 1;
1374 unsigned TRISB2
: 1;
1375 unsigned TRISB3
: 1;
1376 unsigned TRISB4
: 1;
1377 unsigned TRISB5
: 1;
1378 unsigned TRISB6
: 1;
1379 unsigned TRISB7
: 1;
1395 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1397 #define _TRISB_TRISB0 0x01
1398 #define _TRISB_RB0 0x01
1399 #define _TRISB_TRISB1 0x02
1400 #define _TRISB_RB1 0x02
1401 #define _TRISB_TRISB2 0x04
1402 #define _TRISB_RB2 0x04
1403 #define _TRISB_TRISB3 0x08
1404 #define _TRISB_RB3 0x08
1405 #define _TRISB_TRISB4 0x10
1406 #define _TRISB_RB4 0x10
1407 #define _TRISB_TRISB5 0x20
1408 #define _TRISB_RB5 0x20
1409 #define _TRISB_TRISB6 0x40
1410 #define _TRISB_RB6 0x40
1411 #define _TRISB_TRISB7 0x80
1412 #define _TRISB_RB7 0x80
1414 //==============================================================================
1417 //==============================================================================
1420 extern __at(0x0F94) __sfr DDRC
;
1426 unsigned TRISC0
: 1;
1427 unsigned TRISC1
: 1;
1428 unsigned TRISC2
: 1;
1429 unsigned TRISC3
: 1;
1430 unsigned TRISC4
: 1;
1431 unsigned TRISC5
: 1;
1432 unsigned TRISC6
: 1;
1433 unsigned TRISC7
: 1;
1449 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1451 #define _TRISC0 0x01
1453 #define _TRISC1 0x02
1455 #define _TRISC2 0x04
1457 #define _TRISC3 0x08
1459 #define _TRISC4 0x10
1461 #define _TRISC5 0x20
1463 #define _TRISC6 0x40
1465 #define _TRISC7 0x80
1468 //==============================================================================
1471 //==============================================================================
1474 extern __at(0x0F94) __sfr TRISC
;
1480 unsigned TRISC0
: 1;
1481 unsigned TRISC1
: 1;
1482 unsigned TRISC2
: 1;
1483 unsigned TRISC3
: 1;
1484 unsigned TRISC4
: 1;
1485 unsigned TRISC5
: 1;
1486 unsigned TRISC6
: 1;
1487 unsigned TRISC7
: 1;
1503 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1505 #define _TRISC_TRISC0 0x01
1506 #define _TRISC_RC0 0x01
1507 #define _TRISC_TRISC1 0x02
1508 #define _TRISC_RC1 0x02
1509 #define _TRISC_TRISC2 0x04
1510 #define _TRISC_RC2 0x04
1511 #define _TRISC_TRISC3 0x08
1512 #define _TRISC_RC3 0x08
1513 #define _TRISC_TRISC4 0x10
1514 #define _TRISC_RC4 0x10
1515 #define _TRISC_TRISC5 0x20
1516 #define _TRISC_RC5 0x20
1517 #define _TRISC_TRISC6 0x40
1518 #define _TRISC_RC6 0x40
1519 #define _TRISC_TRISC7 0x80
1520 #define _TRISC_RC7 0x80
1522 //==============================================================================
1525 //==============================================================================
1528 extern __at(0x0F95) __sfr DDRD
;
1534 unsigned TRISD0
: 1;
1535 unsigned TRISD1
: 1;
1536 unsigned TRISD2
: 1;
1537 unsigned TRISD3
: 1;
1538 unsigned TRISD4
: 1;
1539 unsigned TRISD5
: 1;
1540 unsigned TRISD6
: 1;
1541 unsigned TRISD7
: 1;
1557 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1559 #define _TRISD0 0x01
1561 #define _TRISD1 0x02
1563 #define _TRISD2 0x04
1565 #define _TRISD3 0x08
1567 #define _TRISD4 0x10
1569 #define _TRISD5 0x20
1571 #define _TRISD6 0x40
1573 #define _TRISD7 0x80
1576 //==============================================================================
1579 //==============================================================================
1582 extern __at(0x0F95) __sfr TRISD
;
1588 unsigned TRISD0
: 1;
1589 unsigned TRISD1
: 1;
1590 unsigned TRISD2
: 1;
1591 unsigned TRISD3
: 1;
1592 unsigned TRISD4
: 1;
1593 unsigned TRISD5
: 1;
1594 unsigned TRISD6
: 1;
1595 unsigned TRISD7
: 1;
1611 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1613 #define _TRISD_TRISD0 0x01
1614 #define _TRISD_RD0 0x01
1615 #define _TRISD_TRISD1 0x02
1616 #define _TRISD_RD1 0x02
1617 #define _TRISD_TRISD2 0x04
1618 #define _TRISD_RD2 0x04
1619 #define _TRISD_TRISD3 0x08
1620 #define _TRISD_RD3 0x08
1621 #define _TRISD_TRISD4 0x10
1622 #define _TRISD_RD4 0x10
1623 #define _TRISD_TRISD5 0x20
1624 #define _TRISD_RD5 0x20
1625 #define _TRISD_TRISD6 0x40
1626 #define _TRISD_RD6 0x40
1627 #define _TRISD_TRISD7 0x80
1628 #define _TRISD_RD7 0x80
1630 //==============================================================================
1633 //==============================================================================
1636 extern __at(0x0F96) __sfr DDRE
;
1642 unsigned TRISE0
: 1;
1643 unsigned TRISE1
: 1;
1644 unsigned TRISE2
: 1;
1645 unsigned TRISE3
: 1;
1646 unsigned TRISE4
: 1;
1647 unsigned TRISE5
: 1;
1648 unsigned TRISE6
: 1;
1649 unsigned TRISE7
: 1;
1665 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1667 #define _TRISE0 0x01
1669 #define _TRISE1 0x02
1671 #define _TRISE2 0x04
1673 #define _TRISE3 0x08
1675 #define _TRISE4 0x10
1677 #define _TRISE5 0x20
1679 #define _TRISE6 0x40
1681 #define _TRISE7 0x80
1684 //==============================================================================
1687 //==============================================================================
1690 extern __at(0x0F96) __sfr TRISE
;
1696 unsigned TRISE0
: 1;
1697 unsigned TRISE1
: 1;
1698 unsigned TRISE2
: 1;
1699 unsigned TRISE3
: 1;
1700 unsigned TRISE4
: 1;
1701 unsigned TRISE5
: 1;
1702 unsigned TRISE6
: 1;
1703 unsigned TRISE7
: 1;
1719 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1721 #define _TRISE_TRISE0 0x01
1722 #define _TRISE_RE0 0x01
1723 #define _TRISE_TRISE1 0x02
1724 #define _TRISE_RE1 0x02
1725 #define _TRISE_TRISE2 0x04
1726 #define _TRISE_RE2 0x04
1727 #define _TRISE_TRISE3 0x08
1728 #define _TRISE_RE3 0x08
1729 #define _TRISE_TRISE4 0x10
1730 #define _TRISE_RE4 0x10
1731 #define _TRISE_TRISE5 0x20
1732 #define _TRISE_RE5 0x20
1733 #define _TRISE_TRISE6 0x40
1734 #define _TRISE_RE6 0x40
1735 #define _TRISE_TRISE7 0x80
1736 #define _TRISE_RE7 0x80
1738 //==============================================================================
1741 //==============================================================================
1744 extern __at(0x0F97) __sfr DDRF
;
1750 unsigned TRISF0
: 1;
1751 unsigned TRISF1
: 1;
1752 unsigned TRISF2
: 1;
1753 unsigned TRISF3
: 1;
1754 unsigned TRISF4
: 1;
1755 unsigned TRISF5
: 1;
1756 unsigned TRISF6
: 1;
1757 unsigned TRISF7
: 1;
1773 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
1775 #define _TRISF0 0x01
1777 #define _TRISF1 0x02
1779 #define _TRISF2 0x04
1781 #define _TRISF3 0x08
1783 #define _TRISF4 0x10
1785 #define _TRISF5 0x20
1787 #define _TRISF6 0x40
1789 #define _TRISF7 0x80
1792 //==============================================================================
1795 //==============================================================================
1798 extern __at(0x0F97) __sfr TRISF
;
1804 unsigned TRISF0
: 1;
1805 unsigned TRISF1
: 1;
1806 unsigned TRISF2
: 1;
1807 unsigned TRISF3
: 1;
1808 unsigned TRISF4
: 1;
1809 unsigned TRISF5
: 1;
1810 unsigned TRISF6
: 1;
1811 unsigned TRISF7
: 1;
1827 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
1829 #define _TRISF_TRISF0 0x01
1830 #define _TRISF_RF0 0x01
1831 #define _TRISF_TRISF1 0x02
1832 #define _TRISF_RF1 0x02
1833 #define _TRISF_TRISF2 0x04
1834 #define _TRISF_RF2 0x04
1835 #define _TRISF_TRISF3 0x08
1836 #define _TRISF_RF3 0x08
1837 #define _TRISF_TRISF4 0x10
1838 #define _TRISF_RF4 0x10
1839 #define _TRISF_TRISF5 0x20
1840 #define _TRISF_RF5 0x20
1841 #define _TRISF_TRISF6 0x40
1842 #define _TRISF_RF6 0x40
1843 #define _TRISF_TRISF7 0x80
1844 #define _TRISF_RF7 0x80
1846 //==============================================================================
1849 //==============================================================================
1852 extern __at(0x0F98) __sfr DDRG
;
1858 unsigned TRISG0
: 1;
1859 unsigned TRISG1
: 1;
1860 unsigned TRISG2
: 1;
1861 unsigned TRISG3
: 1;
1862 unsigned TRISG4
: 1;
1893 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
1895 #define _TRISG0 0x01
1897 #define _TRISG1 0x02
1899 #define _TRISG2 0x04
1901 #define _TRISG3 0x08
1903 #define _TRISG4 0x10
1906 //==============================================================================
1909 //==============================================================================
1912 extern __at(0x0F98) __sfr TRISG
;
1918 unsigned TRISG0
: 1;
1919 unsigned TRISG1
: 1;
1920 unsigned TRISG2
: 1;
1921 unsigned TRISG3
: 1;
1922 unsigned TRISG4
: 1;
1953 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
1955 #define _TRISG_TRISG0 0x01
1956 #define _TRISG_RG0 0x01
1957 #define _TRISG_TRISG1 0x02
1958 #define _TRISG_RG1 0x02
1959 #define _TRISG_TRISG2 0x04
1960 #define _TRISG_RG2 0x04
1961 #define _TRISG_TRISG3 0x08
1962 #define _TRISG_RG3 0x08
1963 #define _TRISG_TRISG4 0x10
1964 #define _TRISG_RG4 0x10
1966 //==============================================================================
1969 //==============================================================================
1972 extern __at(0x0F99) __sfr DDRH
;
1978 unsigned TRISH0
: 1;
1979 unsigned TRISH1
: 1;
1980 unsigned TRISH2
: 1;
1981 unsigned TRISH3
: 1;
1982 unsigned TRISH4
: 1;
1983 unsigned TRISH5
: 1;
1984 unsigned TRISH6
: 1;
1985 unsigned TRISH7
: 1;
2001 extern __at(0x0F99) volatile __DDRHbits_t DDRHbits
;
2003 #define _TRISH0 0x01
2005 #define _TRISH1 0x02
2007 #define _TRISH2 0x04
2009 #define _TRISH3 0x08
2011 #define _TRISH4 0x10
2013 #define _TRISH5 0x20
2015 #define _TRISH6 0x40
2017 #define _TRISH7 0x80
2020 //==============================================================================
2023 //==============================================================================
2026 extern __at(0x0F99) __sfr TRISH
;
2032 unsigned TRISH0
: 1;
2033 unsigned TRISH1
: 1;
2034 unsigned TRISH2
: 1;
2035 unsigned TRISH3
: 1;
2036 unsigned TRISH4
: 1;
2037 unsigned TRISH5
: 1;
2038 unsigned TRISH6
: 1;
2039 unsigned TRISH7
: 1;
2055 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
2057 #define _TRISH_TRISH0 0x01
2058 #define _TRISH_RH0 0x01
2059 #define _TRISH_TRISH1 0x02
2060 #define _TRISH_RH1 0x02
2061 #define _TRISH_TRISH2 0x04
2062 #define _TRISH_RH2 0x04
2063 #define _TRISH_TRISH3 0x08
2064 #define _TRISH_RH3 0x08
2065 #define _TRISH_TRISH4 0x10
2066 #define _TRISH_RH4 0x10
2067 #define _TRISH_TRISH5 0x20
2068 #define _TRISH_RH5 0x20
2069 #define _TRISH_TRISH6 0x40
2070 #define _TRISH_RH6 0x40
2071 #define _TRISH_TRISH7 0x80
2072 #define _TRISH_RH7 0x80
2074 //==============================================================================
2077 //==============================================================================
2080 extern __at(0x0F9A) __sfr DDRJ
;
2086 unsigned TRISJ0
: 1;
2087 unsigned TRISJ1
: 1;
2088 unsigned TRISJ2
: 1;
2089 unsigned TRISJ3
: 1;
2090 unsigned TRISJ4
: 1;
2091 unsigned TRISJ5
: 1;
2092 unsigned TRISJ6
: 1;
2093 unsigned TRISJ7
: 1;
2109 extern __at(0x0F9A) volatile __DDRJbits_t DDRJbits
;
2111 #define _TRISJ0 0x01
2113 #define _TRISJ1 0x02
2115 #define _TRISJ2 0x04
2117 #define _TRISJ3 0x08
2119 #define _TRISJ4 0x10
2121 #define _TRISJ5 0x20
2123 #define _TRISJ6 0x40
2125 #define _TRISJ7 0x80
2128 //==============================================================================
2131 //==============================================================================
2134 extern __at(0x0F9A) __sfr TRISJ
;
2140 unsigned TRISJ0
: 1;
2141 unsigned TRISJ1
: 1;
2142 unsigned TRISJ2
: 1;
2143 unsigned TRISJ3
: 1;
2144 unsigned TRISJ4
: 1;
2145 unsigned TRISJ5
: 1;
2146 unsigned TRISJ6
: 1;
2147 unsigned TRISJ7
: 1;
2163 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
2165 #define _TRISJ_TRISJ0 0x01
2166 #define _TRISJ_RJ0 0x01
2167 #define _TRISJ_TRISJ1 0x02
2168 #define _TRISJ_RJ1 0x02
2169 #define _TRISJ_TRISJ2 0x04
2170 #define _TRISJ_RJ2 0x04
2171 #define _TRISJ_TRISJ3 0x08
2172 #define _TRISJ_RJ3 0x08
2173 #define _TRISJ_TRISJ4 0x10
2174 #define _TRISJ_RJ4 0x10
2175 #define _TRISJ_TRISJ5 0x20
2176 #define _TRISJ_RJ5 0x20
2177 #define _TRISJ_TRISJ6 0x40
2178 #define _TRISJ_RJ6 0x40
2179 #define _TRISJ_TRISJ7 0x80
2180 #define _TRISJ_RJ7 0x80
2182 //==============================================================================
2185 //==============================================================================
2188 extern __at(0x0F9B) __sfr OSCTUNE
;
2201 unsigned INTSRC
: 1;
2211 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2219 #define _INTSRC 0x80
2221 //==============================================================================
2224 //==============================================================================
2227 extern __at(0x0F9C) __sfr MEMCON
;
2257 extern __at(0x0F9C) volatile __MEMCONbits_t MEMCONbits
;
2265 //==============================================================================
2268 //==============================================================================
2271 extern __at(0x0F9D) __sfr PIE1
;
2277 unsigned TMR1IE
: 1;
2278 unsigned TMR2IE
: 1;
2279 unsigned CCP1IE
: 1;
2300 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2302 #define _TMR1IE 0x01
2303 #define _TMR2IE 0x02
2304 #define _CCP1IE 0x04
2313 //==============================================================================
2316 //==============================================================================
2319 extern __at(0x0F9E) __sfr PIR1
;
2325 unsigned TMR1IF
: 1;
2326 unsigned TMR2IF
: 1;
2327 unsigned CCP1IF
: 1;
2348 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2350 #define _TMR1IF 0x01
2351 #define _TMR2IF 0x02
2352 #define _CCP1IF 0x04
2361 //==============================================================================
2364 //==============================================================================
2367 extern __at(0x0F9F) __sfr IPR1
;
2373 unsigned TMR1IP
: 1;
2374 unsigned TMR2IP
: 1;
2375 unsigned CCP1IP
: 1;
2396 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2398 #define _TMR1IP 0x01
2399 #define _TMR2IP 0x02
2400 #define _CCP1IP 0x04
2409 //==============================================================================
2412 //==============================================================================
2415 extern __at(0x0FA0) __sfr PIE2
;
2421 unsigned CCP2IE
: 1;
2422 unsigned TMR3IE
: 1;
2423 unsigned HLVDIE
: 1;
2428 unsigned OSCFIE
: 1;
2444 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2446 #define _CCP2IE 0x01
2447 #define _TMR3IE 0x02
2448 #define _HLVDIE 0x04
2452 #define _OSCFIE 0x80
2454 //==============================================================================
2457 //==============================================================================
2460 extern __at(0x0FA1) __sfr PIR2
;
2466 unsigned CCP2IF
: 1;
2467 unsigned TMR3IF
: 1;
2468 unsigned HLVDIF
: 1;
2473 unsigned OSCFIF
: 1;
2489 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2491 #define _CCP2IF 0x01
2492 #define _TMR3IF 0x02
2493 #define _HLVDIF 0x04
2497 #define _OSCFIF 0x80
2499 //==============================================================================
2502 //==============================================================================
2505 extern __at(0x0FA2) __sfr IPR2
;
2511 unsigned CCP2IP
: 1;
2512 unsigned TMR3IP
: 1;
2513 unsigned HLVDIP
: 1;
2518 unsigned OSCFIP
: 1;
2534 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2536 #define _CCP2IP 0x01
2537 #define _TMR3IP 0x02
2538 #define _HLVDIP 0x04
2542 #define _OSCFIP 0x80
2544 //==============================================================================
2547 //==============================================================================
2550 extern __at(0x0FA3) __sfr PIE3
;
2554 unsigned CCP3IE
: 1;
2564 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2566 #define _CCP3IE 0x01
2570 //==============================================================================
2573 //==============================================================================
2576 extern __at(0x0FA4) __sfr PIR3
;
2580 unsigned CCP3IF
: 1;
2590 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2592 #define _CCP3IF 0x01
2596 //==============================================================================
2599 //==============================================================================
2602 extern __at(0x0FA5) __sfr IPR3
;
2606 unsigned CCP3IP
: 1;
2616 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2618 #define _CCP3IP 0x01
2622 //==============================================================================
2625 //==============================================================================
2628 extern __at(0x0FAB) __sfr RCSTA
;
2661 unsigned ADDEN1
: 1;
2669 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2679 #define _ADDEN1 0x08
2689 //==============================================================================
2692 //==============================================================================
2695 extern __at(0x0FAB) __sfr RCSTA1
;
2728 unsigned ADDEN1
: 1;
2736 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
2738 #define _RCSTA1_RX9D 0x01
2739 #define _RCSTA1_RX9D1 0x01
2740 #define _RCSTA1_OERR 0x02
2741 #define _RCSTA1_OERR1 0x02
2742 #define _RCSTA1_FERR 0x04
2743 #define _RCSTA1_FERR1 0x04
2744 #define _RCSTA1_ADDEN 0x08
2745 #define _RCSTA1_ADEN 0x08
2746 #define _RCSTA1_ADDEN1 0x08
2747 #define _RCSTA1_CREN 0x10
2748 #define _RCSTA1_CREN1 0x10
2749 #define _RCSTA1_SREN 0x20
2750 #define _RCSTA1_SREN1 0x20
2751 #define _RCSTA1_RX9 0x40
2752 #define _RCSTA1_RX91 0x40
2753 #define _RCSTA1_SPEN 0x80
2754 #define _RCSTA1_SPEN1 0x80
2756 //==============================================================================
2759 //==============================================================================
2762 extern __at(0x0FAC) __sfr TXSTA
;
2783 unsigned SENDB1
: 1;
2791 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2800 #define _SENDB1 0x08
2810 //==============================================================================
2813 //==============================================================================
2816 extern __at(0x0FAC) __sfr TXSTA1
;
2837 unsigned SENDB1
: 1;
2845 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
2847 #define _TXSTA1_TX9D 0x01
2848 #define _TXSTA1_TX9D1 0x01
2849 #define _TXSTA1_TRMT 0x02
2850 #define _TXSTA1_TRMT1 0x02
2851 #define _TXSTA1_BRGH 0x04
2852 #define _TXSTA1_BRGH1 0x04
2853 #define _TXSTA1_SENDB 0x08
2854 #define _TXSTA1_SENDB1 0x08
2855 #define _TXSTA1_SYNC 0x10
2856 #define _TXSTA1_SYNC1 0x10
2857 #define _TXSTA1_TXEN 0x20
2858 #define _TXSTA1_TXEN1 0x20
2859 #define _TXSTA1_TX9 0x40
2860 #define _TXSTA1_TX91 0x40
2861 #define _TXSTA1_CSRC 0x80
2862 #define _TXSTA1_CSRC1 0x80
2864 //==============================================================================
2866 extern __at(0x0FAD) __sfr TXREG
;
2867 extern __at(0x0FAD) __sfr TXREG1
;
2868 extern __at(0x0FAE) __sfr RCREG
;
2869 extern __at(0x0FAE) __sfr RCREG1
;
2870 extern __at(0x0FAF) __sfr SPBRG
;
2871 extern __at(0x0FAF) __sfr SPBRG1
;
2873 //==============================================================================
2876 extern __at(0x0FB0) __sfr PSPCON
;
2884 unsigned PSPMODE
: 1;
2890 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
2892 #define _PSPMODE 0x10
2897 //==============================================================================
2900 //==============================================================================
2903 extern __at(0x0FB1) __sfr T3CON
;
2909 unsigned TMR3ON
: 1;
2910 unsigned TMR3CS
: 1;
2911 unsigned NOT_T3SYNC
: 1;
2912 unsigned T3CCP1
: 1;
2913 unsigned T3CKPS0
: 1;
2914 unsigned T3CKPS1
: 1;
2915 unsigned T3CCP2
: 1;
2923 unsigned T3SYNC
: 1;
2935 unsigned T3INSYNC
: 1;
2946 unsigned T3CKPS
: 2;
2951 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2953 #define _T3CON_TMR3ON 0x01
2954 #define _T3CON_TMR3CS 0x02
2955 #define _T3CON_NOT_T3SYNC 0x04
2956 #define _T3CON_T3SYNC 0x04
2957 #define _T3CON_T3INSYNC 0x04
2958 #define _T3CON_T3CCP1 0x08
2959 #define _T3CON_T3CKPS0 0x10
2960 #define _T3CON_T3CKPS1 0x20
2961 #define _T3CON_T3CCP2 0x40
2962 #define _T3CON_RD16 0x80
2964 //==============================================================================
2966 extern __at(0x0FB2) __sfr TMR3
;
2967 extern __at(0x0FB2) __sfr TMR3L
;
2968 extern __at(0x0FB3) __sfr TMR3H
;
2970 //==============================================================================
2973 extern __at(0x0FB4) __sfr CMCON
;
2996 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
3007 //==============================================================================
3010 //==============================================================================
3013 extern __at(0x0FB5) __sfr CVRCON
;
3048 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
3060 //==============================================================================
3063 //==============================================================================
3066 extern __at(0x0FB7) __sfr CCP3CON
;
3072 unsigned CCP3M0
: 1;
3073 unsigned CCP3M1
: 1;
3074 unsigned CCP3M2
: 1;
3075 unsigned CCP3M3
: 1;
3076 unsigned DCCP3Y
: 1;
3077 unsigned DCCP3X
: 1;
3108 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
3110 #define _CCP3M0 0x01
3111 #define _CCP3M1 0x02
3112 #define _CCP3M2 0x04
3113 #define _CCP3M3 0x08
3114 #define _DCCP3Y 0x10
3116 #define _DCCP3X 0x20
3119 //==============================================================================
3121 extern __at(0x0FB8) __sfr CCPR3
;
3122 extern __at(0x0FB8) __sfr CCPR3L
;
3123 extern __at(0x0FB9) __sfr CCPR3H
;
3125 //==============================================================================
3128 extern __at(0x0FBA) __sfr CCP2CON
;
3134 unsigned CCP2M0
: 1;
3135 unsigned CCP2M1
: 1;
3136 unsigned CCP2M2
: 1;
3137 unsigned CCP2M3
: 1;
3138 unsigned DCCP2Y
: 1;
3139 unsigned DCCP2X
: 1;
3182 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
3184 #define _CCP2M0 0x01
3185 #define _CCP2M1 0x02
3186 #define _CCP2M2 0x04
3187 #define _CCP2M3 0x08
3188 #define _DCCP2Y 0x10
3191 #define _DCCP2X 0x20
3195 //==============================================================================
3197 extern __at(0x0FBB) __sfr CCPR2
;
3198 extern __at(0x0FBB) __sfr CCPR2L
;
3199 extern __at(0x0FBC) __sfr CCPR2H
;
3201 //==============================================================================
3204 extern __at(0x0FBD) __sfr CCP1CON
;
3210 unsigned CCP1M0
: 1;
3211 unsigned CCP1M1
: 1;
3212 unsigned CCP1M2
: 1;
3213 unsigned CCP1M3
: 1;
3214 unsigned DCCP1Y
: 1;
3215 unsigned DCCP1X
: 1;
3258 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
3260 #define _CCP1M0 0x01
3261 #define _CCP1M1 0x02
3262 #define _CCP1M2 0x04
3263 #define _CCP1M3 0x08
3264 #define _DCCP1Y 0x10
3267 #define _DCCP1X 0x20
3271 //==============================================================================
3273 extern __at(0x0FBE) __sfr CCPR1
;
3274 extern __at(0x0FBE) __sfr CCPR1L
;
3275 extern __at(0x0FBF) __sfr CCPR1H
;
3277 //==============================================================================
3280 extern __at(0x0FC0) __sfr ADCON2
;
3310 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
3320 //==============================================================================
3323 //==============================================================================
3326 extern __at(0x0FC1) __sfr ADCON1
;
3356 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
3365 //==============================================================================
3368 //==============================================================================
3371 extern __at(0x0FC2) __sfr ADCON0
;
3378 unsigned GO_NOT_DONE
: 1;
3390 unsigned GO_DONE
: 1;
3426 unsigned NOT_DONE
: 1;
3443 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3446 #define _GO_NOT_DONE 0x02
3447 #define _GO_DONE 0x02
3450 #define _NOT_DONE 0x02
3456 //==============================================================================
3458 extern __at(0x0FC3) __sfr ADRES
;
3459 extern __at(0x0FC3) __sfr ADRESL
;
3460 extern __at(0x0FC4) __sfr ADRESH
;
3462 //==============================================================================
3465 extern __at(0x0FC5) __sfr SSPCON2
;
3475 unsigned ACKSTAT
: 1;
3479 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3487 #define _ACKSTAT 0x40
3490 //==============================================================================
3493 //==============================================================================
3496 extern __at(0x0FC6) __sfr SSPCON1
;
3519 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3530 //==============================================================================
3533 //==============================================================================
3536 extern __at(0x0FC7) __sfr SSPSTAT
;
3544 unsigned R_NOT_W
: 1;
3547 unsigned D_NOT_A
: 1;
3557 unsigned I2C_START
: 1;
3558 unsigned I2C_STOP
: 1;
3568 unsigned I2C_READ
: 1;
3571 unsigned I2C_DAT
: 1;
3592 unsigned NOT_WRITE
: 1;
3595 unsigned NOT_ADDRESS
: 1;
3604 unsigned READ_WRITE
: 1;
3607 unsigned DATA_ADDRESS
: 1;
3625 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3629 #define _R_NOT_W 0x04
3631 #define _I2C_READ 0x04
3633 #define _NOT_WRITE 0x04
3634 #define _READ_WRITE 0x04
3637 #define _I2C_START 0x08
3639 #define _I2C_STOP 0x10
3640 #define _D_NOT_A 0x20
3642 #define _I2C_DAT 0x20
3644 #define _NOT_ADDRESS 0x20
3645 #define _DATA_ADDRESS 0x20
3650 //==============================================================================
3652 extern __at(0x0FC8) __sfr SSPADD
;
3653 extern __at(0x0FC9) __sfr SSPBUF
;
3655 //==============================================================================
3658 extern __at(0x0FCA) __sfr T2CON
;
3664 unsigned T2CKPS0
: 1;
3665 unsigned T2CKPS1
: 1;
3666 unsigned TMR2ON
: 1;
3667 unsigned T2OUTPS0
: 1;
3668 unsigned T2OUTPS1
: 1;
3669 unsigned T2OUTPS2
: 1;
3670 unsigned T2OUTPS3
: 1;
3676 unsigned T2CKPS
: 2;
3683 unsigned T2OUTPS
: 4;
3688 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3690 #define _T2CKPS0 0x01
3691 #define _T2CKPS1 0x02
3692 #define _TMR2ON 0x04
3693 #define _T2OUTPS0 0x08
3694 #define _T2OUTPS1 0x10
3695 #define _T2OUTPS2 0x20
3696 #define _T2OUTPS3 0x40
3698 //==============================================================================
3700 extern __at(0x0FCB) __sfr PR2
;
3701 extern __at(0x0FCC) __sfr TMR2
;
3703 //==============================================================================
3706 extern __at(0x0FCD) __sfr T1CON
;
3712 unsigned TMR1ON
: 1;
3713 unsigned TMR1CS
: 1;
3714 unsigned NOT_T1SYNC
: 1;
3715 unsigned T1OSCEN
: 1;
3716 unsigned T1CKPS0
: 1;
3717 unsigned T1CKPS1
: 1;
3726 unsigned T1INSYNC
: 1;
3738 unsigned T1SYNC
: 1;
3749 unsigned T1CKPS
: 2;
3754 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3756 #define _TMR1ON 0x01
3757 #define _TMR1CS 0x02
3758 #define _NOT_T1SYNC 0x04
3759 #define _T1INSYNC 0x04
3760 #define _T1SYNC 0x04
3761 #define _T1OSCEN 0x08
3762 #define _T1CKPS0 0x10
3763 #define _T1CKPS1 0x20
3767 //==============================================================================
3769 extern __at(0x0FCE) __sfr TMR1
;
3770 extern __at(0x0FCE) __sfr TMR1L
;
3771 extern __at(0x0FCF) __sfr TMR1H
;
3773 //==============================================================================
3776 extern __at(0x0FD0) __sfr RCON
;
3782 unsigned NOT_BOR
: 1;
3783 unsigned NOT_POR
: 1;
3784 unsigned NOT_PD
: 1;
3785 unsigned NOT_TO
: 1;
3786 unsigned NOT_RI
: 1;
3788 unsigned SBOREN
: 1;
3805 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3807 #define _NOT_BOR 0x01
3809 #define _NOT_POR 0x02
3811 #define _NOT_PD 0x04
3813 #define _NOT_TO 0x08
3815 #define _NOT_RI 0x10
3817 #define _SBOREN 0x40
3820 //==============================================================================
3823 //==============================================================================
3826 extern __at(0x0FD1) __sfr WDTCON
;
3832 unsigned SWDTEN
: 1;
3855 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3857 #define _SWDTEN 0x01
3860 //==============================================================================
3863 //==============================================================================
3866 extern __at(0x0FD2) __sfr HLVDCON
;
3872 unsigned HLVDL0
: 1;
3873 unsigned HLVDL1
: 1;
3874 unsigned HLVDL2
: 1;
3875 unsigned HLVDL3
: 1;
3876 unsigned HLVDEN
: 1;
3879 unsigned VDIRMAG
: 1;
3925 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
3927 #define _HLVDL0 0x01
3930 #define _HLVDL1 0x02
3933 #define _HLVDL2 0x04
3936 #define _HLVDL3 0x08
3939 #define _HLVDEN 0x10
3943 #define _VDIRMAG 0x80
3945 //==============================================================================
3948 //==============================================================================
3951 extern __at(0x0FD2) __sfr LVDCON
;
3957 unsigned HLVDL0
: 1;
3958 unsigned HLVDL1
: 1;
3959 unsigned HLVDL2
: 1;
3960 unsigned HLVDL3
: 1;
3961 unsigned HLVDEN
: 1;
3964 unsigned VDIRMAG
: 1;
4010 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
4012 #define _LVDCON_HLVDL0 0x01
4013 #define _LVDCON_LVDL0 0x01
4014 #define _LVDCON_LVV0 0x01
4015 #define _LVDCON_HLVDL1 0x02
4016 #define _LVDCON_LVDL1 0x02
4017 #define _LVDCON_LVV1 0x02
4018 #define _LVDCON_HLVDL2 0x04
4019 #define _LVDCON_LVDL2 0x04
4020 #define _LVDCON_LVV2 0x04
4021 #define _LVDCON_HLVDL3 0x08
4022 #define _LVDCON_LVDL3 0x08
4023 #define _LVDCON_LVV3 0x08
4024 #define _LVDCON_HLVDEN 0x10
4025 #define _LVDCON_LVDEN 0x10
4026 #define _LVDCON_IRVST 0x20
4027 #define _LVDCON_BGST 0x20
4028 #define _LVDCON_VDIRMAG 0x80
4030 //==============================================================================
4033 //==============================================================================
4036 extern __at(0x0FD3) __sfr OSCCON
;
4078 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
4090 //==============================================================================
4093 //==============================================================================
4096 extern __at(0x0FD5) __sfr T0CON
;
4108 unsigned T08BIT
: 1;
4109 unsigned TMR0ON
: 1;
4119 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
4127 #define _T08BIT 0x40
4128 #define _TMR0ON 0x80
4130 //==============================================================================
4132 extern __at(0x0FD6) __sfr TMR0
;
4133 extern __at(0x0FD6) __sfr TMR0L
;
4134 extern __at(0x0FD7) __sfr TMR0H
;
4136 //==============================================================================
4139 extern __at(0x0FD8) __sfr STATUS
;
4153 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
4161 //==============================================================================
4163 extern __at(0x0FD9) __sfr FSR2L
;
4164 extern __at(0x0FDA) __sfr FSR2H
;
4165 extern __at(0x0FDB) __sfr PLUSW2
;
4166 extern __at(0x0FDC) __sfr PREINC2
;
4167 extern __at(0x0FDD) __sfr POSTDEC2
;
4168 extern __at(0x0FDE) __sfr POSTINC2
;
4169 extern __at(0x0FDF) __sfr INDF2
;
4170 extern __at(0x0FE0) __sfr BSR
;
4171 extern __at(0x0FE1) __sfr FSR1L
;
4172 extern __at(0x0FE2) __sfr FSR1H
;
4173 extern __at(0x0FE3) __sfr PLUSW1
;
4174 extern __at(0x0FE4) __sfr PREINC1
;
4175 extern __at(0x0FE5) __sfr POSTDEC1
;
4176 extern __at(0x0FE6) __sfr POSTINC1
;
4177 extern __at(0x0FE7) __sfr INDF1
;
4178 extern __at(0x0FE8) __sfr WREG
;
4179 extern __at(0x0FE9) __sfr FSR0L
;
4180 extern __at(0x0FEA) __sfr FSR0H
;
4181 extern __at(0x0FEB) __sfr PLUSW0
;
4182 extern __at(0x0FEC) __sfr PREINC0
;
4183 extern __at(0x0FED) __sfr POSTDEC0
;
4184 extern __at(0x0FEE) __sfr POSTINC0
;
4185 extern __at(0x0FEF) __sfr INDF0
;
4187 //==============================================================================
4190 extern __at(0x0FF0) __sfr INTCON3
;
4196 unsigned INT1IF
: 1;
4197 unsigned INT2IF
: 1;
4198 unsigned INT3IF
: 1;
4199 unsigned INT1IE
: 1;
4200 unsigned INT2IE
: 1;
4201 unsigned INT3IE
: 1;
4202 unsigned INT1IP
: 1;
4203 unsigned INT2IP
: 1;
4219 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
4221 #define _INT1IF 0x01
4223 #define _INT2IF 0x02
4225 #define _INT3IF 0x04
4227 #define _INT1IE 0x08
4229 #define _INT2IE 0x10
4231 #define _INT3IE 0x20
4233 #define _INT1IP 0x40
4235 #define _INT2IP 0x80
4238 //==============================================================================
4241 //==============================================================================
4244 extern __at(0x0FF1) __sfr INTCON2
;
4251 unsigned INT3IP
: 1;
4252 unsigned TMR0IP
: 1;
4253 unsigned INTEDG3
: 1;
4254 unsigned INTEDG2
: 1;
4255 unsigned INTEDG1
: 1;
4256 unsigned INTEDG0
: 1;
4257 unsigned NOT_RBPU
: 1;
4273 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
4276 #define _INT3IP 0x02
4278 #define _TMR0IP 0x04
4280 #define _INTEDG3 0x08
4281 #define _INTEDG2 0x10
4282 #define _INTEDG1 0x20
4283 #define _INTEDG0 0x40
4284 #define _NOT_RBPU 0x80
4287 //==============================================================================
4290 //==============================================================================
4293 extern __at(0x0FF2) __sfr INTCON
;
4300 unsigned INT0IF
: 1;
4301 unsigned TMR0IF
: 1;
4303 unsigned INT0IE
: 1;
4304 unsigned TMR0IE
: 1;
4305 unsigned PEIE_GIEL
: 1;
4306 unsigned GIE_GIEH
: 1;
4334 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
4337 #define _INT0IF 0x02
4339 #define _TMR0IF 0x04
4342 #define _INT0IE 0x10
4344 #define _TMR0IE 0x20
4346 #define _PEIE_GIEL 0x40
4349 #define _GIE_GIEH 0x80
4353 //==============================================================================
4355 extern __at(0x0FF3) __sfr PROD
;
4356 extern __at(0x0FF3) __sfr PRODL
;
4357 extern __at(0x0FF4) __sfr PRODH
;
4358 extern __at(0x0FF5) __sfr TABLAT
;
4359 extern __at(0x0FF6) __sfr TBLPTR
;
4360 extern __at(0x0FF6) __sfr TBLPTRL
;
4361 extern __at(0x0FF7) __sfr TBLPTRH
;
4362 extern __at(0x0FF8) __sfr TBLPTRU
;
4363 extern __at(0x0FF9) __sfr PC
;
4364 extern __at(0x0FF9) __sfr PCL
;
4365 extern __at(0x0FFA) __sfr PCLATH
;
4366 extern __at(0x0FFB) __sfr PCLATU
;
4368 //==============================================================================
4371 extern __at(0x0FFC) __sfr STKPTR
;
4377 unsigned STKPTR0
: 1;
4378 unsigned STKPTR1
: 1;
4379 unsigned STKPTR2
: 1;
4380 unsigned STKPTR3
: 1;
4381 unsigned STKPTR4
: 1;
4383 unsigned STKUNF
: 1;
4384 unsigned STKFUL
: 1;
4396 unsigned STKOVF
: 1;
4401 unsigned STKPTR
: 5;
4406 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4408 #define _STKPTR0 0x01
4409 #define _STKPTR1 0x02
4410 #define _STKPTR2 0x04
4411 #define _STKPTR3 0x08
4412 #define _STKPTR4 0x10
4413 #define _STKUNF 0x40
4414 #define _STKFUL 0x80
4415 #define _STKOVF 0x80
4417 //==============================================================================
4419 extern __at(0x0FFD) __sfr TOS
;
4420 extern __at(0x0FFD) __sfr TOSL
;
4421 extern __at(0x0FFE) __sfr TOSH
;
4422 extern __at(0x0FFF) __sfr TOSU
;
4424 //==============================================================================
4426 // Configuration Bits
4428 //==============================================================================
4430 #define __CONFIG1H 0x300001
4431 #define __CONFIG2L 0x300002
4432 #define __CONFIG2H 0x300003
4433 #define __CONFIG3L 0x300004
4434 #define __CONFIG3H 0x300005
4435 #define __CONFIG4L 0x300006
4436 #define __CONFIG5L 0x300008
4437 #define __CONFIG7L 0x30000C
4439 //----------------------------- CONFIG1H Options -------------------------------
4441 #define _OSC_LP_1H 0xF0 // LP oscillator.
4442 #define _OSC_XT_1H 0xF1 // XT oscillator.
4443 #define _OSC_HS_1H 0xF2 // HS oscillator.
4444 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
4445 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
4446 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
4447 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
4448 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
4449 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
4450 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
4451 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
4452 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
4453 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
4454 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
4456 //----------------------------- CONFIG2L Options -------------------------------
4458 #define _PWRT_ON_2L 0xFE // PWRT enabled.
4459 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
4460 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
4461 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
4462 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
4463 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
4464 #define _BORV_0_2L 0xE7 // VBOR set to 4.6V.
4465 #define _BORV_1_2L 0xEF // VBOR set to 4.3V.
4466 #define _BORV_2_2L 0xF7 // VBOR set to 2.8V.
4467 #define _BORV_3_2L 0xFF // VBOR set to 2.1V.
4469 //----------------------------- CONFIG2H Options -------------------------------
4471 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
4472 #define _WDT_ON_2H 0xFF // WDT enabled.
4473 #define _WDTPS_1_2H 0xE1 // 1:1.
4474 #define _WDTPS_2_2H 0xE3 // 1:2.
4475 #define _WDTPS_4_2H 0xE5 // 1:4.
4476 #define _WDTPS_8_2H 0xE7 // 1:8.
4477 #define _WDTPS_16_2H 0xE9 // 1:16.
4478 #define _WDTPS_32_2H 0xEB // 1:32.
4479 #define _WDTPS_64_2H 0xED // 1:64.
4480 #define _WDTPS_128_2H 0xEF // 1:128.
4481 #define _WDTPS_256_2H 0xF1 // 1:256.
4482 #define _WDTPS_512_2H 0xF3 // 1:512.
4483 #define _WDTPS_1024_2H 0xF5 // 1:1024.
4484 #define _WDTPS_2048_2H 0xF7 // 1:2048.
4485 #define _WDTPS_4096_2H 0xF9 // 1:4096.
4486 #define _WDTPS_8192_2H 0xFB // 1:8192.
4487 #define _WDTPS_16384_2H 0xFD // 1:16384.
4488 #define _WDTPS_32768_2H 0xFF // 1:32768.
4490 //----------------------------- CONFIG3L Options -------------------------------
4492 #define _PM_EM_3L 0xFC // Extended Microcontroller mode.
4493 #define _PM_MPB_3L 0xFD // Microprocessor with Boot Block mode.
4494 #define _PM_MP_3L 0xFE // Microprocessor mode.
4495 #define _PM_MC_3L 0xFF // Microcontroller mode.
4496 #define _BW_8_3L 0xBF // 8-bit External Bus Data Width.
4497 #define _BW_16_3L 0xFF // 16-bit External Bus Data Width.
4498 #define _WAIT_ON_3L 0x7F // Wait programmed by WAIT1 and WAIT0 bits of MEMCOM register (MEMCOM<5:4>).
4499 #define _WAIT_OFF_3L 0xFF // Wait selections unavailable, device will not wait.
4501 //----------------------------- CONFIG3H Options -------------------------------
4503 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 is multiplexed with RB3 in Extended Microcontroller, Microprocessor or Microprocessor with Boot Block mode. Or with RE7 in Microcontroller mode.
4504 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4505 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
4506 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
4507 #define _MCLRE_OFF_3H 0x7F // RG5 input pin enabled; MCLR disabled.
4508 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RG5 input pin disabled.
4510 //----------------------------- CONFIG4L Options -------------------------------
4512 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
4513 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
4514 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
4515 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
4516 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
4517 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
4519 //----------------------------- CONFIG5L Options -------------------------------
4521 #define _CP_ON_5L 0xFE // Program memory block code-protected.
4522 #define _CP_OFF_5L 0xFF // Program memory block not code-protected.
4524 //----------------------------- CONFIG7L Options -------------------------------
4526 #define _EBTR_ON_7L 0xFE // Internal program memory block protected from table reads executed from external memory block.
4527 #define _EBTR_OFF_7L 0xFF // Internal program memory block not protected from table reads executed from external memory block.
4529 //==============================================================================
4531 #define __DEVID1 0x3FFFFE
4532 #define __DEVID2 0x3FFFFF
4534 #define __IDLOC0 0x200000
4535 #define __IDLOC1 0x200001
4536 #define __IDLOC2 0x200002
4537 #define __IDLOC3 0x200003
4538 #define __IDLOC4 0x200004
4539 #define __IDLOC5 0x200005
4540 #define __IDLOC6 0x200006
4541 #define __IDLOC7 0x200007
4543 #endif // #ifndef __PIC18LF8410_H__