package/develop/yosys/yosys.desc

   1 [COPY] --- T2-COPYRIGHT-NOTE-BEGIN ---
   2 [COPY] T2 SDE: package/*/yosys/yosys.desc
   3 [COPY] Copyright (C) 2018 - 2022 The T2 SDE Project
   4 [COPY]
   5 [COPY] This Copyright note is generated by scripts/Create-CopyPatch,
   6 [COPY] more information can be found in the files COPYING and README.
   7 [COPY]
   8 [COPY] This program is free software; you can redistribute it and/or modify
   9 [COPY] it under the terms of the GNU General Public License version 2.
  10 [COPY] --- T2-COPYRIGHT-NOTE-END ---
  11
  12 [I] Open Synthesis suite
  13
  14 [T] Yosys is a framework for Verilog RTL synthesis. It currently has
  15 [T] extensive Verilog-2005 support and provides a basic set of synthesis
  16 [T] algorithms for various application domains
  17
  18 [U] http://www.clifford.at/yosys/
  19
  20 [A] Clifford Wolf <clifford@clifford.at>
  21 [M] Rene Rebe <rene@t2-project.org>
  22
  23 [C] extra/development
  24
  25 [L] ISC
  26 [S] Beta
  27 [V] 0.13
  28 [P] X -----5---9 126.800
  29
  30 [D] 3f4e73f3d8feae76569bb0b1207503d2b9b98a20c918f994e6f874e6 yosys-0.13.tar.gz https://github.com/YosysHQ/yosys/archive/refs/tags/
  31 [D] 6e6ad1f1b3835d856e18ae6c27b56f47b6cb3654599eb92b4a936eaa yosys-abc-f6fa2dd.tar.gz git+https://github.com/YosysHQ/abc f6fa2dd