Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / circuits / half_adder.asy
blob9209c787429c0976a5d55673d8d7b7f67ca3dbda
1 Version 4\r
2 SymbolType BLOCK\r
3 LINE Normal -80 0 80 0\r
4 LINE Normal -80 0 -80 144\r
5 LINE Normal -80 144 80 144\r
6 LINE Normal 80 144 80 0\r
7 TEXT -70 70 Left 0 +\r
8 WINDOW 0 -1 -17 Center 0\r
9 WINDOW 3 -38 161 Left 0\r
10 SYMATTR Description Trinary half-adder (2 trits)\r
11 PIN -80 48 LEFT 8\r
12 PINATTR PinName A\r
13 PINATTR SpiceOrder 1\r
14 PIN 80 48 RIGHT 4\r
15 PINATTR PinName C\r
16 PINATTR SpiceOrder 2\r
17 PIN 80 96 RIGHT 4\r
18 PINATTR PinName S\r
19 PINATTR SpiceOrder 3\r
20 PIN -80 96 LEFT 8\r
21 PINATTR PinName B\r
22 PINATTR SpiceOrder 4\r