Fixed issue with return address in cpu_sim.py. Fixed bugs in compiler generation...
[trinary.git] / circuits / mux3-1.asc
blob33e14cd4eb0f562fef298aff99f2c37c0422c70c
1 Version 4\r
2 SHEET 1 880 744\r
3 WIRE 144 32 96 32\r
4 WIRE 480 32 176 32\r
5 WIRE 256 96 96 96\r
6 WIRE 480 96 480 32\r
7 WIRE 480 96 288 96\r
8 WIRE 368 176 96 176\r
9 WIRE 480 176 480 96\r
10 WIRE 480 176 400 176\r
11 WIRE 272 224 272 112\r
12 WIRE 160 240 160 48\r
13 WIRE 384 240 384 192\r
14 WIRE 480 256 480 176\r
15 WIRE 160 272 160 240\r
16 WIRE 224 272 160 272\r
17 WIRE 384 272 384 240\r
18 WIRE 384 272 320 272\r
19 WIRE 224 304 224 272\r
20 WIRE 272 304 272 224\r
21 WIRE 320 304 320 272\r
22 WIRE 272 544 272 496\r
23 WIRE 272 544 -16 544\r
24 FLAG 96 32 A\r
25 IOPIN 96 32 In\r
26 FLAG 96 96 B\r
27 IOPIN 96 96 In\r
28 FLAG 96 176 C\r
29 IOPIN 96 176 In\r
30 FLAG -16 544 S\r
31 IOPIN -16 544 In\r
32 FLAG 480 256 Q\r
33 IOPIN 480 256 Out\r
34 FLAG 160 240 CTRL_A\r
35 FLAG 272 224 CTRL_B\r
36 FLAG 384 240 CTRL_C\r
37 SYMBOL tg 160 32 R0\r
38 SYMATTR InstName XtgA\r
39 SYMBOL tg 384 176 R0\r
40 SYMATTR InstName XtgC\r
41 SYMBOL tg 272 96 R0\r
42 SYMATTR InstName XtgB\r
43 SYMBOL decoder1-3 224 400 R270\r
44 WINDOW 0 5 -32 Left 0\r
45 SYMATTR InstName Xdecoder\r