Add DRD suppression patterns for races triggered by std::ostream
[valgrind.git] / coregrind / m_gdbserver / 64bit-sse-valgrind-s2.xml
blobc4a66f1e27c0a897ee447c4bf29fefb505c7f104
1 <?xml version="1.0"?>
2 <!-- Copyright (C) 2010 Free Software Foundation, Inc.
4      Copying and distribution of this file, with or without modification,
5      are permitted in any medium without royalty provided the copyright
6      notice and this notice are preserved.  -->
8 <!DOCTYPE feature SYSTEM "gdb-target.dtd">
9 <feature name="org.gnu.gdb.i386.sse.valgrind.s2">
10   <vector id="v4f_s" type="uint32" count="4"/>
11   <vector id="v2d_s" type="uint64" count="2"/>
12   <vector id="v16i8" type="int8" count="16"/>
13   <vector id="v8i16" type="int16" count="8"/>
14   <vector id="v4i32" type="int32" count="4"/>
15   <vector id="v2i64" type="int64" count="2"/>
16   <union id="vec128_s">
17     <field name="v4_float" type="v4f_s"/>
18     <field name="v2_double" type="v2d_s"/>
19     <field name="v16_int8" type="v16i8"/>
20     <field name="v8_int16" type="v8i16"/>
21     <field name="v4_int32" type="v4i32"/>
22     <field name="v2_int64" type="v2i64"/>
23     <field name="uint128" type="uint128"/>
24   </union>
25   <flags id="i386_mxcsr" size="4">
26     <field name="IE" start="0" end="0"/>
27     <field name="DE" start="1" end="1"/>
28     <field name="ZE" start="2" end="2"/>
29     <field name="OE" start="3" end="3"/>
30     <field name="UE" start="4" end="4"/>
31     <field name="PE" start="5" end="5"/>
32     <field name="DAZ" start="6" end="6"/>
33     <field name="IM" start="7" end="7"/>
34     <field name="DM" start="8" end="8"/>
35     <field name="ZM" start="9" end="9"/>
36     <field name="OM" start="10" end="10"/>
37     <field name="UM" start="11" end="11"/>
38     <field name="PM" start="12" end="12"/>
39     <field name="FZ" start="15" end="15"/>
40   </flags>
42   <reg name="xmm0s2" bitsize="128" type="vec128_s"/>
43   <reg name="xmm1s2" bitsize="128" type="vec128_s"/>
44   <reg name="xmm2s2" bitsize="128" type="vec128_s"/>
45   <reg name="xmm3s2" bitsize="128" type="vec128_s"/>
46   <reg name="xmm4s2" bitsize="128" type="vec128_s"/>
47   <reg name="xmm5s2" bitsize="128" type="vec128_s"/>
48   <reg name="xmm6s2" bitsize="128" type="vec128_s"/>
49   <reg name="xmm7s2" bitsize="128" type="vec128_s"/>
50   <reg name="xmm8s2" bitsize="128" type="vec128_s"/>
51   <reg name="xmm9s2" bitsize="128" type="vec128_s"/>
52   <reg name="xmm10s2" bitsize="128" type="vec128_s"/>
53   <reg name="xmm11s2" bitsize="128" type="vec128_s"/>
54   <reg name="xmm12s2" bitsize="128" type="vec128_s"/>
55   <reg name="xmm13s2" bitsize="128" type="vec128_s"/>
56   <reg name="xmm14s2" bitsize="128" type="vec128_s"/>
57   <reg name="xmm15s2" bitsize="128" type="vec128_s"/>
59   <reg name="mxcsrs2" bitsize="32" type="i386_mxcsr" group="vector"/>
60 </feature>