Add DRD suppression patterns for races triggered by std::ostream
[valgrind.git] / coregrind / m_gdbserver / arm-core-valgrind-s1.xml
blobcc033a081d078c3f9833a1e8f7a7828ee1bfafcb
1 <?xml version="1.0"?>
2 <!-- Copyright (C) 2007, 2008, 2009, 2010 Free Software Foundation, Inc.
4      Copying and distribution of this file, with or without modification,
5      are permitted in any medium without royalty provided the copyright
6      notice and this notice are preserved.  -->
8 <!DOCTYPE feature SYSTEM "gdb-target.dtd">
9 <feature name="org.gnu.gdb.arm.core.valgrind.s1">
10   <reg name="r0s1" bitsize="32"/>
11   <reg name="r1s1" bitsize="32"/>
12   <reg name="r2s1" bitsize="32"/>
13   <reg name="r3s1" bitsize="32"/>
14   <reg name="r4s1" bitsize="32"/>
15   <reg name="r5s1" bitsize="32"/>
16   <reg name="r6s1" bitsize="32"/>
17   <reg name="r7s1" bitsize="32"/>
18   <reg name="r8s1" bitsize="32"/>
19   <reg name="r9s1" bitsize="32"/>
20   <reg name="r10s1" bitsize="32"/>
21   <reg name="r11s1" bitsize="32"/>
22   <reg name="r12s1" bitsize="32"/>
23   <reg name="sps1" bitsize="32" type="data_ptr"/>
24   <reg name="lrs1" bitsize="32"/>
25   <reg name="pcs1" bitsize="32" type="code_ptr"/>
27   <!-- The CPSR is register 25, rather than register 16, because
28        the FPA registers historically were placed between the PC
29        and the CPSR in the "g" packet.  -->
30   <reg name="cpsrs1" bitsize="32" regnum="25"/>
31 </feature>