src/gen/verilog.log

   1 GPLCVER_2.12a of 05/16/07 (Linux-elf).
   2 Copyright (c) 1991-2007 Pragmatic C Software Corp.
   3   All Rights reserved.  Licensed under the GNU General Public License (GPL).
   4   See the 'COPYING' file for details.  NO WARRANTY provided.
   5 Today is Mon Apr 21 22:40:30 2008.
   6 Compiling source file "fulladder.v"
   7 Compiling source file "vut_fulladder.v"
   8 Highest level modules:
   9 vut_fulladder
  10
  11 |VUT INFO| > Load memories...
  12 |VUT INFO| > Init Simulation.
  13 |VUT OK| > All the signals are right-right!
  14
  15  By Rodrigo Peixoto
  16
  17 Halted at location **vut_fulladder.v(74) time 10030 from call to $finish.
  18   There were 0 error(s), 0 warning(s), and 4 inform(s).