asg/examples/test1.ivf

   1 MX sn7474.gates{
   2 MP{nclr IN;nset IN;clock IN;d IN;q OUT;qbar OUT;}
   3 MH{
   4 HS{w;x;y;z;}
   5 HA{x<=(NOT(((d AND nclr AND y))) AFTER 30)}
   6 HA{y<=(NOT(((clock AND x AND z))) AFTER 30)}
   7 HA{z<=(NOT(((clock AND nclr AND w))) AFTER 30)}
   8 HA{w<=(NOT(((z AND x AND nset))) AFTER 30)}
   9 HA{q<=(NOT(((nset AND z AND qbar))) AFTER 30)}
  10 HA{qbar<=(NOT(((y AND nclr AND q))) AFTER 30)}}}
  11
  12 MF{
  13 FS{clock d nclr nset q qbar }
  14 FS{ w x y z }
  15 FG NAND.1{NAND 0 I 3 d nclr y 1 x }
  16 FG NAND.2{NAND 0 I 3 x clock z 1 y }
  17 FG NAND.3{NAND 0 I 3 clock nclr w 1 z }
  18 FG NAND.4{PMOS 0 I 3 z nset x 1 w }
  19 FG NAND.5{NAND 0 I 3 qbar z nset 1 q }
  20 FG NAND.6{NAND 0 I 3 nclr q y 1 qbar }}
  21