Merge tag 'v3.3.7' into 3.3/master
[zen-stable.git] / arch / blackfin / include / asm / portmux.h
blob9b1e2c37b324da406aa6587e65c5281deca522a6
1 /*
2 * Common header file for Blackfin family of processors
4 * Copyright 2007-2008 Analog Devices Inc.
6 * Licensed under the GPL-2 or later.
7 */
9 #ifndef _PORTMUX_H_
10 #define _PORTMUX_H_
12 #define P_IDENT(x) ((x) & 0x1FF)
13 #define P_FUNCT(x) (((x) & 0x3) << 9)
14 #define P_FUNCT2MUX(x) (((x) >> 9) & 0x3)
15 #define P_DEFINED 0x8000
16 #define P_UNDEF 0x4000
17 #define P_MAYSHARE 0x2000
18 #define P_DONTCARE 0x1000
21 int peripheral_request(unsigned short per, const char *label);
22 void peripheral_free(unsigned short per);
23 int peripheral_request_list(const unsigned short per[], const char *label);
24 void peripheral_free_list(const unsigned short per[]);
26 #include <asm/gpio.h>
27 #include <mach/portmux.h>
29 #ifndef P_SPORT2_TFS
30 #define P_SPORT2_TFS P_UNDEF
31 #endif
33 #ifndef P_SPORT2_DTSEC
34 #define P_SPORT2_DTSEC P_UNDEF
35 #endif
37 #ifndef P_SPORT2_DTPRI
38 #define P_SPORT2_DTPRI P_UNDEF
39 #endif
41 #ifndef P_SPORT2_TSCLK
42 #define P_SPORT2_TSCLK P_UNDEF
43 #endif
45 #ifndef P_SPORT2_RFS
46 #define P_SPORT2_RFS P_UNDEF
47 #endif
49 #ifndef P_SPORT2_DRSEC
50 #define P_SPORT2_DRSEC P_UNDEF
51 #endif
53 #ifndef P_SPORT2_DRPRI
54 #define P_SPORT2_DRPRI P_UNDEF
55 #endif
57 #ifndef P_SPORT2_RSCLK
58 #define P_SPORT2_RSCLK P_UNDEF
59 #endif
61 #ifndef P_SPORT3_TFS
62 #define P_SPORT3_TFS P_UNDEF
63 #endif
65 #ifndef P_SPORT3_DTSEC
66 #define P_SPORT3_DTSEC P_UNDEF
67 #endif
69 #ifndef P_SPORT3_DTPRI
70 #define P_SPORT3_DTPRI P_UNDEF
71 #endif
73 #ifndef P_SPORT3_TSCLK
74 #define P_SPORT3_TSCLK P_UNDEF
75 #endif
77 #ifndef P_SPORT3_RFS
78 #define P_SPORT3_RFS P_UNDEF
79 #endif
81 #ifndef P_SPORT3_DRSEC
82 #define P_SPORT3_DRSEC P_UNDEF
83 #endif
85 #ifndef P_SPORT3_DRPRI
86 #define P_SPORT3_DRPRI P_UNDEF
87 #endif
89 #ifndef P_SPORT3_RSCLK
90 #define P_SPORT3_RSCLK P_UNDEF
91 #endif
93 #ifndef P_TMR4
94 #define P_TMR4 P_UNDEF
95 #endif
97 #ifndef P_TMR5
98 #define P_TMR5 P_UNDEF
99 #endif
101 #ifndef P_TMR6
102 #define P_TMR6 P_UNDEF
103 #endif
105 #ifndef P_TMR7
106 #define P_TMR7 P_UNDEF
107 #endif
109 #ifndef P_TWI1_SCL
110 #define P_TWI1_SCL P_UNDEF
111 #endif
113 #ifndef P_TWI1_SDA
114 #define P_TWI1_SDA P_UNDEF
115 #endif
117 #ifndef P_UART3_RTS
118 #define P_UART3_RTS P_UNDEF
119 #endif
121 #ifndef P_UART3_CTS
122 #define P_UART3_CTS P_UNDEF
123 #endif
125 #ifndef P_UART2_TX
126 #define P_UART2_TX P_UNDEF
127 #endif
129 #ifndef P_UART2_RX
130 #define P_UART2_RX P_UNDEF
131 #endif
133 #ifndef P_UART3_TX
134 #define P_UART3_TX P_UNDEF
135 #endif
137 #ifndef P_UART3_RX
138 #define P_UART3_RX P_UNDEF
139 #endif
141 #ifndef P_SPI2_SS
142 #define P_SPI2_SS P_UNDEF
143 #endif
145 #ifndef P_SPI2_SSEL1
146 #define P_SPI2_SSEL1 P_UNDEF
147 #endif
149 #ifndef P_SPI2_SSEL2
150 #define P_SPI2_SSEL2 P_UNDEF
151 #endif
153 #ifndef P_SPI2_SSEL3
154 #define P_SPI2_SSEL3 P_UNDEF
155 #endif
157 #ifndef P_SPI2_SSEL4
158 #define P_SPI2_SSEL4 P_UNDEF
159 #endif
161 #ifndef P_SPI2_SSEL5
162 #define P_SPI2_SSEL5 P_UNDEF
163 #endif
165 #ifndef P_SPI2_SSEL6
166 #define P_SPI2_SSEL6 P_UNDEF
167 #endif
169 #ifndef P_SPI2_SSEL7
170 #define P_SPI2_SSEL7 P_UNDEF
171 #endif
173 #ifndef P_SPI2_SCK
174 #define P_SPI2_SCK P_UNDEF
175 #endif
177 #ifndef P_SPI2_MOSI
178 #define P_SPI2_MOSI P_UNDEF
179 #endif
181 #ifndef P_SPI2_MISO
182 #define P_SPI2_MISO P_UNDEF
183 #endif
185 #ifndef P_TMR0
186 #define P_TMR0 P_UNDEF
187 #endif
189 #ifndef P_TMR1
190 #define P_TMR1 P_UNDEF
191 #endif
193 #ifndef P_TMR2
194 #define P_TMR2 P_UNDEF
195 #endif
197 #ifndef P_TMR3
198 #define P_TMR3 P_UNDEF
199 #endif
201 #ifndef P_SPORT0_TFS
202 #define P_SPORT0_TFS P_UNDEF
203 #endif
205 #ifndef P_SPORT0_DTSEC
206 #define P_SPORT0_DTSEC P_UNDEF
207 #endif
209 #ifndef P_SPORT0_DTPRI
210 #define P_SPORT0_DTPRI P_UNDEF
211 #endif
213 #ifndef P_SPORT0_TSCLK
214 #define P_SPORT0_TSCLK P_UNDEF
215 #endif
217 #ifndef P_SPORT0_RFS
218 #define P_SPORT0_RFS P_UNDEF
219 #endif
221 #ifndef P_SPORT0_DRSEC
222 #define P_SPORT0_DRSEC P_UNDEF
223 #endif
225 #ifndef P_SPORT0_DRPRI
226 #define P_SPORT0_DRPRI P_UNDEF
227 #endif
229 #ifndef P_SPORT0_RSCLK
230 #define P_SPORT0_RSCLK P_UNDEF
231 #endif
233 #ifndef P_SD_D0
234 #define P_SD_D0 P_UNDEF
235 #endif
237 #ifndef P_SD_D1
238 #define P_SD_D1 P_UNDEF
239 #endif
241 #ifndef P_SD_D2
242 #define P_SD_D2 P_UNDEF
243 #endif
245 #ifndef P_SD_D3
246 #define P_SD_D3 P_UNDEF
247 #endif
249 #ifndef P_SD_CLK
250 #define P_SD_CLK P_UNDEF
251 #endif
253 #ifndef P_SD_CMD
254 #define P_SD_CMD P_UNDEF
255 #endif
257 #ifndef P_MMCLK
258 #define P_MMCLK P_UNDEF
259 #endif
261 #ifndef P_MBCLK
262 #define P_MBCLK P_UNDEF
263 #endif
265 #ifndef P_PPI1_D0
266 #define P_PPI1_D0 P_UNDEF
267 #endif
269 #ifndef P_PPI1_D1
270 #define P_PPI1_D1 P_UNDEF
271 #endif
273 #ifndef P_PPI1_D2
274 #define P_PPI1_D2 P_UNDEF
275 #endif
277 #ifndef P_PPI1_D3
278 #define P_PPI1_D3 P_UNDEF
279 #endif
281 #ifndef P_PPI1_D4
282 #define P_PPI1_D4 P_UNDEF
283 #endif
285 #ifndef P_PPI1_D5
286 #define P_PPI1_D5 P_UNDEF
287 #endif
289 #ifndef P_PPI1_D6
290 #define P_PPI1_D6 P_UNDEF
291 #endif
293 #ifndef P_PPI1_D7
294 #define P_PPI1_D7 P_UNDEF
295 #endif
297 #ifndef P_PPI1_D8
298 #define P_PPI1_D8 P_UNDEF
299 #endif
301 #ifndef P_PPI1_D9
302 #define P_PPI1_D9 P_UNDEF
303 #endif
305 #ifndef P_PPI1_D10
306 #define P_PPI1_D10 P_UNDEF
307 #endif
309 #ifndef P_PPI1_D11
310 #define P_PPI1_D11 P_UNDEF
311 #endif
313 #ifndef P_PPI1_D12
314 #define P_PPI1_D12 P_UNDEF
315 #endif
317 #ifndef P_PPI1_D13
318 #define P_PPI1_D13 P_UNDEF
319 #endif
321 #ifndef P_PPI1_D14
322 #define P_PPI1_D14 P_UNDEF
323 #endif
325 #ifndef P_PPI1_D15
326 #define P_PPI1_D15 P_UNDEF
327 #endif
329 #ifndef P_HOST_D8
330 #define P_HOST_D8 P_UNDEF
331 #endif
333 #ifndef P_HOST_D9
334 #define P_HOST_D9 P_UNDEF
335 #endif
337 #ifndef P_HOST_D10
338 #define P_HOST_D10 P_UNDEF
339 #endif
341 #ifndef P_HOST_D11
342 #define P_HOST_D11 P_UNDEF
343 #endif
345 #ifndef P_HOST_D12
346 #define P_HOST_D12 P_UNDEF
347 #endif
349 #ifndef P_HOST_D13
350 #define P_HOST_D13 P_UNDEF
351 #endif
353 #ifndef P_HOST_D14
354 #define P_HOST_D14 P_UNDEF
355 #endif
357 #ifndef P_HOST_D15
358 #define P_HOST_D15 P_UNDEF
359 #endif
361 #ifndef P_HOST_D0
362 #define P_HOST_D0 P_UNDEF
363 #endif
365 #ifndef P_HOST_D1
366 #define P_HOST_D1 P_UNDEF
367 #endif
369 #ifndef P_HOST_D2
370 #define P_HOST_D2 P_UNDEF
371 #endif
373 #ifndef P_HOST_D3
374 #define P_HOST_D3 P_UNDEF
375 #endif
377 #ifndef P_HOST_D4
378 #define P_HOST_D4 P_UNDEF
379 #endif
381 #ifndef P_HOST_D5
382 #define P_HOST_D5 P_UNDEF
383 #endif
385 #ifndef P_HOST_D6
386 #define P_HOST_D6 P_UNDEF
387 #endif
389 #ifndef P_HOST_D7
390 #define P_HOST_D7 P_UNDEF
391 #endif
393 #ifndef P_SPORT1_TFS
394 #define P_SPORT1_TFS P_UNDEF
395 #endif
397 #ifndef P_SPORT1_DTSEC
398 #define P_SPORT1_DTSEC P_UNDEF
399 #endif
401 #ifndef P_SPORT1_DTPRI
402 #define P_SPORT1_DTPRI P_UNDEF
403 #endif
405 #ifndef P_SPORT1_TSCLK
406 #define P_SPORT1_TSCLK P_UNDEF
407 #endif
409 #ifndef P_SPORT1_RFS
410 #define P_SPORT1_RFS P_UNDEF
411 #endif
413 #ifndef P_SPORT1_DRSEC
414 #define P_SPORT1_DRSEC P_UNDEF
415 #endif
417 #ifndef P_SPORT1_DRPRI
418 #define P_SPORT1_DRPRI P_UNDEF
419 #endif
421 #ifndef P_SPORT1_RSCLK
422 #define P_SPORT1_RSCLK P_UNDEF
423 #endif
425 #ifndef P_PPI2_D0
426 #define P_PPI2_D0 P_UNDEF
427 #endif
429 #ifndef P_PPI2_D1
430 #define P_PPI2_D1 P_UNDEF
431 #endif
433 #ifndef P_PPI2_D2
434 #define P_PPI2_D2 P_UNDEF
435 #endif
437 #ifndef P_PPI2_D3
438 #define P_PPI2_D3 P_UNDEF
439 #endif
441 #ifndef P_PPI2_D4
442 #define P_PPI2_D4 P_UNDEF
443 #endif
445 #ifndef P_PPI2_D5
446 #define P_PPI2_D5 P_UNDEF
447 #endif
449 #ifndef P_PPI2_D6
450 #define P_PPI2_D6 P_UNDEF
451 #endif
453 #ifndef P_PPI2_D7
454 #define P_PPI2_D7 P_UNDEF
455 #endif
457 #ifndef P_PPI0_D18
458 #define P_PPI0_D18 P_UNDEF
459 #endif
461 #ifndef P_PPI0_D19
462 #define P_PPI0_D19 P_UNDEF
463 #endif
465 #ifndef P_PPI0_D20
466 #define P_PPI0_D20 P_UNDEF
467 #endif
469 #ifndef P_PPI0_D21
470 #define P_PPI0_D21 P_UNDEF
471 #endif
473 #ifndef P_PPI0_D22
474 #define P_PPI0_D22 P_UNDEF
475 #endif
477 #ifndef P_PPI0_D23
478 #define P_PPI0_D23 P_UNDEF
479 #endif
481 #ifndef P_KEY_ROW0
482 #define P_KEY_ROW0 P_UNDEF
483 #endif
485 #ifndef P_KEY_ROW1
486 #define P_KEY_ROW1 P_UNDEF
487 #endif
489 #ifndef P_KEY_ROW2
490 #define P_KEY_ROW2 P_UNDEF
491 #endif
493 #ifndef P_KEY_ROW3
494 #define P_KEY_ROW3 P_UNDEF
495 #endif
497 #ifndef P_KEY_COL0
498 #define P_KEY_COL0 P_UNDEF
499 #endif
501 #ifndef P_KEY_COL1
502 #define P_KEY_COL1 P_UNDEF
503 #endif
505 #ifndef P_KEY_COL2
506 #define P_KEY_COL2 P_UNDEF
507 #endif
509 #ifndef P_KEY_COL3
510 #define P_KEY_COL3 P_UNDEF
511 #endif
513 #ifndef P_SPI0_SCK
514 #define P_SPI0_SCK P_UNDEF
515 #endif
517 #ifndef P_SPI0_MISO
518 #define P_SPI0_MISO P_UNDEF
519 #endif
521 #ifndef P_SPI0_MOSI
522 #define P_SPI0_MOSI P_UNDEF
523 #endif
525 #ifndef P_SPI0_SS
526 #define P_SPI0_SS P_UNDEF
527 #endif
529 #ifndef P_SPI0_SSEL1
530 #define P_SPI0_SSEL1 P_UNDEF
531 #endif
533 #ifndef P_SPI0_SSEL2
534 #define P_SPI0_SSEL2 P_UNDEF
535 #endif
537 #ifndef P_SPI0_SSEL3
538 #define P_SPI0_SSEL3 P_UNDEF
539 #endif
541 #ifndef P_SPI0_SSEL4
542 #define P_SPI0_SSEL4 P_UNDEF
543 #endif
545 #ifndef P_SPI0_SSEL5
546 #define P_SPI0_SSEL5 P_UNDEF
547 #endif
549 #ifndef P_SPI0_SSEL6
550 #define P_SPI0_SSEL6 P_UNDEF
551 #endif
553 #ifndef P_SPI0_SSEL7
554 #define P_SPI0_SSEL7 P_UNDEF
555 #endif
557 #ifndef P_UART0_TX
558 #define P_UART0_TX P_UNDEF
559 #endif
561 #ifndef P_UART0_RX
562 #define P_UART0_RX P_UNDEF
563 #endif
565 #ifndef P_UART1_RTS
566 #define P_UART1_RTS P_UNDEF
567 #endif
569 #ifndef P_UART1_CTS
570 #define P_UART1_CTS P_UNDEF
571 #endif
573 #ifndef P_PPI1_CLK
574 #define P_PPI1_CLK P_UNDEF
575 #endif
577 #ifndef P_PPI1_FS1
578 #define P_PPI1_FS1 P_UNDEF
579 #endif
581 #ifndef P_PPI1_FS2
582 #define P_PPI1_FS2 P_UNDEF
583 #endif
585 #ifndef P_TWI0_SCL
586 #define P_TWI0_SCL P_UNDEF
587 #endif
589 #ifndef P_TWI0_SDA
590 #define P_TWI0_SDA P_UNDEF
591 #endif
593 #ifndef P_KEY_COL7
594 #define P_KEY_COL7 P_UNDEF
595 #endif
597 #ifndef P_KEY_ROW6
598 #define P_KEY_ROW6 P_UNDEF
599 #endif
601 #ifndef P_KEY_COL6
602 #define P_KEY_COL6 P_UNDEF
603 #endif
605 #ifndef P_KEY_ROW5
606 #define P_KEY_ROW5 P_UNDEF
607 #endif
609 #ifndef P_KEY_COL5
610 #define P_KEY_COL5 P_UNDEF
611 #endif
613 #ifndef P_KEY_ROW4
614 #define P_KEY_ROW4 P_UNDEF
615 #endif
617 #ifndef P_KEY_COL4
618 #define P_KEY_COL4 P_UNDEF
619 #endif
621 #ifndef P_KEY_ROW7
622 #define P_KEY_ROW7 P_UNDEF
623 #endif
625 #ifndef P_PPI0_D0
626 #define P_PPI0_D0 P_UNDEF
627 #endif
629 #ifndef P_PPI0_D1
630 #define P_PPI0_D1 P_UNDEF
631 #endif
633 #ifndef P_PPI0_D2
634 #define P_PPI0_D2 P_UNDEF
635 #endif
637 #ifndef P_PPI0_D3
638 #define P_PPI0_D3 P_UNDEF
639 #endif
641 #ifndef P_PPI0_D4
642 #define P_PPI0_D4 P_UNDEF
643 #endif
645 #ifndef P_PPI0_D5
646 #define P_PPI0_D5 P_UNDEF
647 #endif
649 #ifndef P_PPI0_D6
650 #define P_PPI0_D6 P_UNDEF
651 #endif
653 #ifndef P_PPI0_D7
654 #define P_PPI0_D7 P_UNDEF
655 #endif
657 #ifndef P_PPI0_D8
658 #define P_PPI0_D8 P_UNDEF
659 #endif
661 #ifndef P_PPI0_D9
662 #define P_PPI0_D9 P_UNDEF
663 #endif
665 #ifndef P_PPI0_D10
666 #define P_PPI0_D10 P_UNDEF
667 #endif
669 #ifndef P_PPI0_D11
670 #define P_PPI0_D11 P_UNDEF
671 #endif
673 #ifndef P_PPI0_D12
674 #define P_PPI0_D12 P_UNDEF
675 #endif
677 #ifndef P_PPI0_D13
678 #define P_PPI0_D13 P_UNDEF
679 #endif
681 #ifndef P_PPI0_D14
682 #define P_PPI0_D14 P_UNDEF
683 #endif
685 #ifndef P_PPI0_D15
686 #define P_PPI0_D15 P_UNDEF
687 #endif
689 #ifndef P_ATAPI_D0A
690 #define P_ATAPI_D0A P_UNDEF
691 #endif
693 #ifndef P_ATAPI_D1A
694 #define P_ATAPI_D1A P_UNDEF
695 #endif
697 #ifndef P_ATAPI_D2A
698 #define P_ATAPI_D2A P_UNDEF
699 #endif
701 #ifndef P_ATAPI_D3A
702 #define P_ATAPI_D3A P_UNDEF
703 #endif
705 #ifndef P_ATAPI_D4A
706 #define P_ATAPI_D4A P_UNDEF
707 #endif
709 #ifndef P_ATAPI_D5A
710 #define P_ATAPI_D5A P_UNDEF
711 #endif
713 #ifndef P_ATAPI_D6A
714 #define P_ATAPI_D6A P_UNDEF
715 #endif
717 #ifndef P_ATAPI_D7A
718 #define P_ATAPI_D7A P_UNDEF
719 #endif
721 #ifndef P_ATAPI_D8A
722 #define P_ATAPI_D8A P_UNDEF
723 #endif
725 #ifndef P_ATAPI_D9A
726 #define P_ATAPI_D9A P_UNDEF
727 #endif
729 #ifndef P_ATAPI_D10A
730 #define P_ATAPI_D10A P_UNDEF
731 #endif
733 #ifndef P_ATAPI_D11A
734 #define P_ATAPI_D11A P_UNDEF
735 #endif
737 #ifndef P_ATAPI_D12A
738 #define P_ATAPI_D12A P_UNDEF
739 #endif
741 #ifndef P_ATAPI_D13A
742 #define P_ATAPI_D13A P_UNDEF
743 #endif
745 #ifndef P_ATAPI_D14A
746 #define P_ATAPI_D14A P_UNDEF
747 #endif
749 #ifndef P_ATAPI_D15A
750 #define P_ATAPI_D15A P_UNDEF
751 #endif
753 #ifndef P_PPI0_CLK
754 #define P_PPI0_CLK P_UNDEF
755 #endif
757 #ifndef P_PPI0_FS1
758 #define P_PPI0_FS1 P_UNDEF
759 #endif
761 #ifndef P_PPI0_FS2
762 #define P_PPI0_FS2 P_UNDEF
763 #endif
765 #ifndef P_PPI0_D16
766 #define P_PPI0_D16 P_UNDEF
767 #endif
769 #ifndef P_PPI0_D17
770 #define P_PPI0_D17 P_UNDEF
771 #endif
773 #ifndef P_SPI1_SSEL1
774 #define P_SPI1_SSEL1 P_UNDEF
775 #endif
777 #ifndef P_SPI1_SSEL2
778 #define P_SPI1_SSEL2 P_UNDEF
779 #endif
781 #ifndef P_SPI1_SSEL3
782 #define P_SPI1_SSEL3 P_UNDEF
783 #endif
786 #ifndef P_SPI1_SSEL4
787 #define P_SPI1_SSEL4 P_UNDEF
788 #endif
790 #ifndef P_SPI1_SSEL5
791 #define P_SPI1_SSEL5 P_UNDEF
792 #endif
794 #ifndef P_SPI1_SSEL6
795 #define P_SPI1_SSEL6 P_UNDEF
796 #endif
798 #ifndef P_SPI1_SSEL7
799 #define P_SPI1_SSEL7 P_UNDEF
800 #endif
802 #ifndef P_SPI1_SCK
803 #define P_SPI1_SCK P_UNDEF
804 #endif
806 #ifndef P_SPI1_MISO
807 #define P_SPI1_MISO P_UNDEF
808 #endif
810 #ifndef P_SPI1_MOSI
811 #define P_SPI1_MOSI P_UNDEF
812 #endif
814 #ifndef P_SPI1_SS
815 #define P_SPI1_SS P_UNDEF
816 #endif
818 #ifndef P_CAN0_TX
819 #define P_CAN0_TX P_UNDEF
820 #endif
822 #ifndef P_CAN0_RX
823 #define P_CAN0_RX P_UNDEF
824 #endif
826 #ifndef P_CAN1_TX
827 #define P_CAN1_TX P_UNDEF
828 #endif
830 #ifndef P_CAN1_RX
831 #define P_CAN1_RX P_UNDEF
832 #endif
834 #ifndef P_ATAPI_A0A
835 #define P_ATAPI_A0A P_UNDEF
836 #endif
838 #ifndef P_ATAPI_A1A
839 #define P_ATAPI_A1A P_UNDEF
840 #endif
842 #ifndef P_ATAPI_A2A
843 #define P_ATAPI_A2A P_UNDEF
844 #endif
846 #ifndef P_HOST_CE
847 #define P_HOST_CE P_UNDEF
848 #endif
850 #ifndef P_HOST_RD
851 #define P_HOST_RD P_UNDEF
852 #endif
854 #ifndef P_HOST_WR
855 #define P_HOST_WR P_UNDEF
856 #endif
858 #ifndef P_MTXONB
859 #define P_MTXONB P_UNDEF
860 #endif
862 #ifndef P_PPI2_FS2
863 #define P_PPI2_FS2 P_UNDEF
864 #endif
866 #ifndef P_PPI2_FS1
867 #define P_PPI2_FS1 P_UNDEF
868 #endif
870 #ifndef P_PPI2_CLK
871 #define P_PPI2_CLK P_UNDEF
872 #endif
874 #ifndef P_CNT_CZM
875 #define P_CNT_CZM P_UNDEF
876 #endif
878 #ifndef P_UART1_TX
879 #define P_UART1_TX P_UNDEF
880 #endif
882 #ifndef P_UART1_RX
883 #define P_UART1_RX P_UNDEF
884 #endif
886 #ifndef P_ATAPI_RESET
887 #define P_ATAPI_RESET P_UNDEF
888 #endif
890 #ifndef P_HOST_ADDR
891 #define P_HOST_ADDR P_UNDEF
892 #endif
894 #ifndef P_HOST_ACK
895 #define P_HOST_ACK P_UNDEF
896 #endif
898 #ifndef P_MTX
899 #define P_MTX P_UNDEF
900 #endif
902 #ifndef P_MRX
903 #define P_MRX P_UNDEF
904 #endif
906 #ifndef P_MRXONB
907 #define P_MRXONB P_UNDEF
908 #endif
910 #ifndef P_A4
911 #define P_A4 P_UNDEF
912 #endif
914 #ifndef P_A5
915 #define P_A5 P_UNDEF
916 #endif
918 #ifndef P_A6
919 #define P_A6 P_UNDEF
920 #endif
922 #ifndef P_A7
923 #define P_A7 P_UNDEF
924 #endif
926 #ifndef P_A8
927 #define P_A8 P_UNDEF
928 #endif
930 #ifndef P_A9
931 #define P_A9 P_UNDEF
932 #endif
934 #ifndef P_PPI1_FS3
935 #define P_PPI1_FS3 P_UNDEF
936 #endif
938 #ifndef P_PPI2_FS3
939 #define P_PPI2_FS3 P_UNDEF
940 #endif
942 #ifndef P_TMR8
943 #define P_TMR8 P_UNDEF
944 #endif
946 #ifndef P_TMR9
947 #define P_TMR9 P_UNDEF
948 #endif
950 #ifndef P_TMR10
951 #define P_TMR10 P_UNDEF
952 #endif
953 #ifndef P_TMR11
954 #define P_TMR11 P_UNDEF
955 #endif
957 #ifndef P_DMAR0
958 #define P_DMAR0 P_UNDEF
959 #endif
961 #ifndef P_DMAR1
962 #define P_DMAR1 P_UNDEF
963 #endif
965 #ifndef P_PPI0_FS3
966 #define P_PPI0_FS3 P_UNDEF
967 #endif
969 #ifndef P_CNT_CDG
970 #define P_CNT_CDG P_UNDEF
971 #endif
973 #ifndef P_CNT_CUD
974 #define P_CNT_CUD P_UNDEF
975 #endif
977 #ifndef P_A10
978 #define P_A10 P_UNDEF
979 #endif
981 #ifndef P_A11
982 #define P_A11 P_UNDEF
983 #endif
985 #ifndef P_A12
986 #define P_A12 P_UNDEF
987 #endif
989 #ifndef P_A13
990 #define P_A13 P_UNDEF
991 #endif
993 #ifndef P_A14
994 #define P_A14 P_UNDEF
995 #endif
997 #ifndef P_A15
998 #define P_A15 P_UNDEF
999 #endif
1001 #ifndef P_A16
1002 #define P_A16 P_UNDEF
1003 #endif
1005 #ifndef P_A17
1006 #define P_A17 P_UNDEF
1007 #endif
1009 #ifndef P_A18
1010 #define P_A18 P_UNDEF
1011 #endif
1013 #ifndef P_A19
1014 #define P_A19 P_UNDEF
1015 #endif
1017 #ifndef P_A20
1018 #define P_A20 P_UNDEF
1019 #endif
1021 #ifndef P_A21
1022 #define P_A21 P_UNDEF
1023 #endif
1025 #ifndef P_A22
1026 #define P_A22 P_UNDEF
1027 #endif
1029 #ifndef P_A23
1030 #define P_A23 P_UNDEF
1031 #endif
1033 #ifndef P_A24
1034 #define P_A24 P_UNDEF
1035 #endif
1037 #ifndef P_A25
1038 #define P_A25 P_UNDEF
1039 #endif
1041 #ifndef P_NOR_CLK
1042 #define P_NOR_CLK P_UNDEF
1043 #endif
1045 #ifndef P_TMRCLK
1046 #define P_TMRCLK P_UNDEF
1047 #endif
1049 #ifndef P_AMC_ARDY_NOR_WAIT
1050 #define P_AMC_ARDY_NOR_WAIT P_UNDEF
1051 #endif
1053 #ifndef P_NAND_CE
1054 #define P_NAND_CE P_UNDEF
1055 #endif
1057 #ifndef P_NAND_RB
1058 #define P_NAND_RB P_UNDEF
1059 #endif
1061 #ifndef P_ATAPI_DIOR
1062 #define P_ATAPI_DIOR P_UNDEF
1063 #endif
1065 #ifndef P_ATAPI_DIOW
1066 #define P_ATAPI_DIOW P_UNDEF
1067 #endif
1069 #ifndef P_ATAPI_CS0
1070 #define P_ATAPI_CS0 P_UNDEF
1071 #endif
1073 #ifndef P_ATAPI_CS1
1074 #define P_ATAPI_CS1 P_UNDEF
1075 #endif
1077 #ifndef P_ATAPI_DMACK
1078 #define P_ATAPI_DMACK P_UNDEF
1079 #endif
1081 #ifndef P_ATAPI_DMARQ
1082 #define P_ATAPI_DMARQ P_UNDEF
1083 #endif
1085 #ifndef P_ATAPI_INTRQ
1086 #define P_ATAPI_INTRQ P_UNDEF
1087 #endif
1089 #ifndef P_ATAPI_IORDY
1090 #define P_ATAPI_IORDY P_UNDEF
1091 #endif
1093 #ifndef P_AMC_BR
1094 #define P_AMC_BR P_UNDEF
1095 #endif
1097 #ifndef P_AMC_BG
1098 #define P_AMC_BG P_UNDEF
1099 #endif
1101 #ifndef P_AMC_BGH
1102 #define P_AMC_BGH P_UNDEF
1103 #endif
1105 /* EMAC */
1107 #ifndef P_MII0_ETxD0
1108 #define P_MII0_ETxD0 P_UNDEF
1109 #endif
1111 #ifndef P_MII0_ETxD1
1112 #define P_MII0_ETxD1 P_UNDEF
1113 #endif
1115 #ifndef P_MII0_ETxD2
1116 #define P_MII0_ETxD2 P_UNDEF
1117 #endif
1119 #ifndef P_MII0_ETxD3
1120 #define P_MII0_ETxD3 P_UNDEF
1121 #endif
1123 #ifndef P_MII0_ETxEN
1124 #define P_MII0_ETxEN P_UNDEF
1125 #endif
1127 #ifndef P_MII0_TxCLK
1128 #define P_MII0_TxCLK P_UNDEF
1129 #endif
1131 #ifndef P_MII0_PHYINT
1132 #define P_MII0_PHYINT P_UNDEF
1133 #endif
1135 #ifndef P_MII0_COL
1136 #define P_MII0_COL P_UNDEF
1137 #endif
1139 #ifndef P_MII0_ERxD0
1140 #define P_MII0_ERxD0 P_UNDEF
1141 #endif
1143 #ifndef P_MII0_ERxD1
1144 #define P_MII0_ERxD1 P_UNDEF
1145 #endif
1147 #ifndef P_MII0_ERxD2
1148 #define P_MII0_ERxD2 P_UNDEF
1149 #endif
1151 #ifndef P_MII0_ERxD3
1152 #define P_MII0_ERxD3 P_UNDEF
1153 #endif
1155 #ifndef P_MII0_ERxDV
1156 #define P_MII0_ERxDV P_UNDEF
1157 #endif
1159 #ifndef P_MII0_ERxCLK
1160 #define P_MII0_ERxCLK P_UNDEF
1161 #endif
1163 #ifndef P_MII0_ERxER
1164 #define P_MII0_ERxER P_UNDEF
1165 #endif
1167 #ifndef P_MII0_CRS
1168 #define P_MII0_CRS P_UNDEF
1169 #endif
1171 #ifndef P_RMII0_REF_CLK
1172 #define P_RMII0_REF_CLK P_UNDEF
1173 #endif
1175 #ifndef P_RMII0_MDINT
1176 #define P_RMII0_MDINT P_UNDEF
1177 #endif
1179 #ifndef P_RMII0_CRS_DV
1180 #define P_RMII0_CRS_DV P_UNDEF
1181 #endif
1183 #ifndef P_MDC
1184 #define P_MDC P_UNDEF
1185 #endif
1187 #ifndef P_MDIO
1188 #define P_MDIO P_UNDEF
1189 #endif
1191 #endif /* _PORTMUX_H_ */