gas/NEWS

   1 -*- text -*-
   2
   3 * Add support for the x86 Intel MSR_IMM instructions.
   4
   5 * Add support for the x86 Zhaoxin GMI instructions.
   6
   7 * On x86 emulation support (for secondary targets) was dropped.
   8
   9 * Add support for RISC-V Zcmp (cm.mva01s, cm.mvsa01), Smrnmi and CORE-V
  10   (xcvbitmanip, xcvsimd) extensions with version 1.0.
  11
  12 Changes in 2.43:
  13
  14 * Add support for LoongArch .option for fine-grained control of assembly
  15   code options.
  16
  17 * The MIPS '--trap' command-line option now causes GAS to dynamically
  18   track the ISA setting as code is assembled and to emit either trap or
  19   breakpoint instructions according to whether the currently selected ISA
  20   permits the use of trap instructions or not.  Previously the ISA was
  21   only checked at startup and GAS bailed out if the initial ISA was
  22   incompatible with the '--trap' option.
  23
  24 * Support CFCMOV feature in Intel APX. Now, APX_F is fully supportted.
  25
  26 * Support CCMP and CTEST feature in Intel APX.
  27
  28 * Support zero-upper feature in Intel APX.
  29
  30 * Add a .base64 directive to the assembler which allows base64 encoded
  31   binary data to be provided as strings.
  32
  33 * Add support for 'armv9.5-a' for -march in AArch64 GAS.
  34
  35 * In x86 Intel syntax undue mnemonic suffixes are now warned about.  This is
  36   a first step towards rejecting their use where unjustified.
  37
  38 * Assembler macros as well as the bodies of .irp / .irpc / .rept can now use
  39   the syntax \+ to access the number of times a given macro has been executed.
  40   This is similar to the already existing \@ syntax, except that the count is
  41   maintained on a per-macro basis.
  42
  43 * Support the NF feature in Intel APX.
  44
  45 * Remove KEYLOCKER and SHA promotions from EVEX MAP4.
  46
  47 * References to FB and dollar labels, when supported, are no longer permitted
  48   in a radix other than 10.  (Note that definitions of such labels were already
  49   thus restricted, except that leading zeroes were permitted.)
  50
  51 * Remove support for RISC-V privileged spec 1.9.1, but linker can still
  52   recognize it in case of linking old objects.
  53
  54 * Add support for RISC-V Zacas extension with version 1.0.
  55
  56 * Add support for RISC-V Zcmp extension with version 1.0.
  57
  58 * Add support for RISC-V Zimop and Zcmop extensions with version 1.0.
  59
  60 * Add support for RISC-V Zfbfmin extension with version 1.0.
  61
  62 * Add support for RISC-V Zvfbfmin extension with version 1.0.
  63
  64 * Add support for RISC-V Zvfbfwma extension with version 1.0.
  65
  66 * Add support for RISC-V Smcsrind/Sscsrind extension with version 1.0.
  67
  68 * Add support for RISC-V CORE-V extensions (XCvMem, XCvBi, XCvElw) with
  69   version 1.0.
  70
  71 * Add support for RISC-V SiFive cease extension (XSfCease) with version 1.0.
  72
  73 * The base register operand in D(X,B) and D(L,B) may be explicitly omitted
  74   in assembly on s390. It can now be coded as D(X,) or D(L,) instead of D(X,0)
  75   D(X,%r0), D(L,0), and D(L,%r0).
  76
  77 * Warn when a register name type does not match the operand type on s390.
  78   Add support for s390-specific option "warn-regtype-mismatch=[strict|relaxed|
  79   no]" to override the register name type check behavior. The default
  80   is "relaxed", which allows floating-point and vector register names to be
  81   used interchangeably.
  82
  83 * Add support for 'armv9.5-a' for -march in Arm GAS.
  84
  85 * Add support for the AArch64 Lookup Table Extension (LUT).
  86
  87 * Add support for the AArch64 Lookup Table Extension v2 (LUTv2).
  88
  89 Changes in 2.42:
  90
  91 * Add support for AMD znver5 processor.
  92
  93 * Add support for the AArch64 Reliability, Availability and Serviceability
  94   extension v2 (RASv2).
  95
  96 * Add support for the AArch64 128-bit Atomic Instructions (LSE128).
  97
  98 * Add support for the AArch64 Guarded Control Stack (GCS).
  99
 100 * Add support for the AArch64 Check Feature Status Extension (CHK).
 101
 102 * Add support for the AArch64 Enhanced Speculation Restriction Instructions
 103   (SPECRES2).
 104
 105 * Add support for the AArch64 Load-Acquire RCpc instructions version 3 (LRCPC3).
 106
 107 * Add support for the AArch64 Translation Hardening Extension (THE).
 108
 109 * Add support for the AArch64 Instruction Trace Extension (ITE).
 110
 111 * Add support for the AArch64 Translation Hardening Extension (THE).
 112
 113 * Add support for the AArch64 128-bit page table descriptors (D128).
 114
 115 * Add support for the AArch64 XS memory attribute (XS).
 116
 117 * Add support for '+fcma', '+jscvt', '+frintts', '+flagm2', '+rcpc2' and
 118   '+wfxt' flags to enable existing AArch64 instructions.
 119
 120 * Add support for 'armv8.9-a' and 'armv9.4-a' for -march in AArch64 GAS.
 121
 122 * Add support for 'armv8.9-a' and 'armv9.4-a' for -march in Arm GAS.
 123
 124 * Add support for Cortex-A520, Cortex-A720, Cortex-X3 and Cortex-X4 for
 125   AArch64.
 126
 127 * Experimental support in GAS to synthesize CFI for ABI-conformant,
 128   hand-written asm using the new command line option --scfi=experimental on
 129   x86-64.  Only System V AMD64 ABI is supported.
 130
 131 * Initial support for Intel APX: 32 GPRs, NDD, PUSH2/POP2 and PUSHP/POPP.
 132
 133 * Add support for Intel USER_MSR instructions.
 134
 135 * Add support for Intel AVX10.1.
 136
 137 * Add support for Intel PBNDKB instructions.
 138
 139 * Add support for Intel SM4 instructions.
 140
 141 * Add support for Intel SM3 instructions.
 142
 143 * Add support for Intel SHA512 instructions.
 144
 145 * Add support for Intel AVX-VNNI-INT16 instructions.
 146
 147 * On RISC-V macro instructions expanding to AUIPC and a load, store, or branch
 148   no longer accept x0 as an intermediate and/or destination register.
 149
 150 * Add support for RISC-V T-Head extensions (XTheadVector, XTheadZvlsseg
 151   and XTheadZvamo) from version 2.3.0 of the T-Head ISA manual.
 152
 153 * Add support for RISC-V CORE-V extensions (XCVmac, XCValu) with version 1.0.
 154
 155 * Add support for RISC-V SiFive VCIX extension (XSfVcp) with version 1.0.
 156
 157 * The BPF assembler now uses semi-colon (;) to separate statements, and
 158   therefore they cannot longer be used to begin line comments. This matches the
 159   behavior of the clang/LLVM BPF assembler.
 160
 161 * The BPF assembler now allows using both hash (#) and double slash (//) to
 162   begin line comments.
 163
 164 * Add support for LoongArch v1.10 new instructions: estimated reciprocal
 165   instructions, sub-word atomic instructions, atomic CAS instructions,
 166   16-byte store-conditional instruction, load-linked instructions with
 167   acquire semantics, and store-conditional instructions with release
 168   semantics.
 169
 170 * The %call36 relocation operator, along with the pseudo-instructions
 171   call36 and tail36, are now usable with the LoongArch "medium" code
 172   model, allowing text sections up to 128 GiB.
 173
 174 * TLS descriptors (TLSDESC) are now supported on LoongArch. This includes
 175   the following new relocation operators: %desc_pc_hi20, %desc_pc_lo12,
 176   %desc_ld, and %desc_call, and the la.tls.desc pseudo-instruction.
 177
 178 * TLS LE relaxation is now supported on LoongArch. New relocation
 179   operators %le_hi20_r, %le_lo12r, and %le_add_r are now available.
 180
 181 * Add support for LoongArch branch relaxation: a conditional branch with
 182   destination out of its immediate operand range, but still within
 183   a "b"'s range, is now assembled as an inverted branch and a "b". This
 184   works around the unreliable branch offset estimation of the compiler
 185   when .align directive is encoded into a long NOP sequence with an
 186   R_LARCH_RELAX by the assembler.
 187
 188 * Symbol or label names in LoongArch assembly can now be spelled with
 189   double-quotes.
 190
 191 Changes in 2.41:
 192
 193 * Add support for the KVX instruction set.
 194
 195 * Add support for Intel FRED instructions.
 196
 197 * Add support for Intel LKGS instructions.
 198
 199 * Add support for Intel AMX-COMPLEX instructions.
 200
 201 * Add SME2 support to the AArch64 port.
 202
 203 * A new .insn directive is recognized by x86 gas.
 204
 205 * Add support for LoongArch LSX instructions.
 206
 207 * Add support for LoongArch LASX instructions.
 208
 209 * Add support for LoongArch LVZ instructions.
 210
 211 * Add support for LoongArch LBT instructions.
 212
 213 * Initial LoongArch support for linker relaxation has been added.
 214
 215 * Deprecate the LoongArch register aliases $v0, $v1, $x, $fv0 and $fv1.
 216
 217 Changes in 2.40:
 218
 219 * Add support for Intel RAO-INT instructions.
 220
 221 * Add support for Intel AVX-NE-CONVERT instructions.
 222
 223 * Add support for Intel MSRLIST instructions.
 224
 225 * Add support for Intel WRMSRNS instructions.
 226
 227 * Add support for Intel CMPccXADD instructions.
 228
 229 * Add support for Intel AVX-VNNI-INT8 instructions.
 230
 231 * Add support for Intel AVX-IFMA instructions.
 232
 233 * Add support for Intel PREFETCHI instructions.
 234
 235 * Add support for Intel AMX-FP16 instructions.
 236
 237 * gas now supports --compress-debug-sections=zstd to compress
 238   debug sections with zstd.
 239
 240 * Add --enable-default-compressed-debug-sections-algorithm={zlib,zstd}
 241   that selects the default compression algorithm
 242   for --enable-compressed-debug-sections.
 243
 244 * Add support for various T-Head extensions (XTheadBa, XTheadBb, XTheadBs,
 245   XTheadCmo, XTheadCondMov, XTheadFMemIdx, XTheadFmv, XTheadInt, XTheadMemIdx,
 246   XTheadMemPair, XTheadMac, and XTheadSync) from version 2.0 of the T-Head
 247   ISA manual, which are implemented in the Allwinner D1.
 248
 249 * Add support for the RISC-V Zawrs extension, version 1.0-rc4.
 250
 251 * Add support for Cortex-X1C for Arm.
 252
 253 * New command line option --gsframe to generate SFrame unwind information
 254   on x86_64 and aarch64 targets.
 255
 256 Changes in 2.39:
 257
 258 * Remove (rudimentary) support for the x86-64 sub-architectures Intel L1OM and
 259   Intel K1OM.
 260
 261 * Add support for the RISC-V Zicbop, Zicbom, and Zicboz extensions, version
 262   1.0-fd39d01.
 263
 264 * Add support for the RISC-V Zfh extension, version 1.0.
 265
 266 * Add support for the Zhinx extension, version 1.0.0-rc.
 267
 268 * Add support for the RISC-V H extension.
 269
 270 * Add support for the RISC-V Zfhmin extension, version 1.0, and Zhinxmin
 271   extension, version 1.0.0-rc.
 272
 273 Changes in 2.38:
 274
 275 * Add support for AArch64 system registers that were missing in previous
 276   releases.
 277
 278 * Add support for the LoongArch instruction set.
 279
 280 * Add a command-line option, -muse-unaligned-vector-move, for x86 target
 281   to encode aligned vector move as unaligned vector move.
 282
 283 * Add support for Cortex-R52+ for Arm.
 284
 285 * Add support for Cortex-A510, Cortex-A710, Cortex-X2 for AArch64.
 286
 287 * Add support for Cortex-A710 for Arm.
 288
 289 * Add support for Scalable Matrix Extension (SME) for AArch64.
 290
 291 * The --multibyte-handling=[allow|warn|warn-sym-only] option tells the
 292   assembler what to when it encoutners multibyte characters in the input.  The
 293   default is to allow them.  Setting the option to "warn" will generate a
 294   warning message whenever any multibyte character is encountered.  Using the
 295   option to "warn-sym-only" will make the assembler generate a warning whenever a
 296   symbol is defined containing multibyte characters.  (References to undefined
 297   symbols will not generate warnings).
 298
 299 * Outputs of .ds.x directive and .tfloat directive with hex input from
 300   x86 assembler have been reduced from 12 bytes to 10 bytes to match the
 301   output of .tfloat directive.
 302
 303 * Add support for 'armv8.8-a', 'armv9-a', 'armv9.1-a', 'armv9.2-a' and
 304   'armv9.3-a' for -march in AArch64 GAS.
 305
 306 * Add support for 'armv8.7-a', 'armv8.8-a', 'armv9-a', 'armv9.1-a',
 307   'armv9.2-a' and 'armv9.3-a' for -march in Arm GAS.
 308
 309 * Add support for Intel AVX512_FP16 instructions.
 310
 311 * Add support for the RISC-V scalar crypto extension, version 1.0.0.
 312
 313 * Add support for the RISC-V vector extension, version 1.0.
 314
 315 * Add support for the Z{f,d,q}inx extensions, version 1.0.0-rc.
 316
 317 * Add support for the RISC-V svinval extension, version 1.0.
 318
 319 * Add support for the RISC-V hypervisor extension, as defined by Privileged
 320   Specification 1.12.
 321
 322 Changes in 2.37:
 323
 324 * arm-symbianelf support removed.
 325
 326 * Add support for Realm Management Extension (RME) for AArch64.
 327
 328 * Add support for the Zba, Zbb, Zbc, and Zbs subsets of the RISC-V
 329   bit manipulation extension, version 0.93.
 330
 331 Changes in 2.36:
 332
 333 * Add support for Intel AVX VNNI instructions.
 334
 335 * Add support for Intel HRESET instruction.
 336
 337 * Add support for Intel UINTR instructions.
 338
 339 * Support non-absolute segment values for i386 lcall and ljmp.
 340
 341 * When setting the link order attribute of ELF sections, it is now possible to
 342   use a numeric section index instead of symbol name.
 343
 344 * Add support for Cortex-A78, Cortex-A78AE, Cortex-A78C and Cortex-X1 for
 345   AArch64 and ARM.
 346   Add support for Cortex-R82, Neoverse V1, and Neoverse N2 for ARM.
 347
 348 * Add support for ETMv4 (Embedded Trace Macrocell), ETE (Embedded Trace
 349   Extension), TRBE (Trace Buffer Extension)and BRBE (Branch Record Buffer
 350   Extension) system registers for AArch64.
 351
 352 * Add support for Armv8-R and Armv8.7-A AArch64.
 353
 354 * Add support for DSB memory nXS barrier, WFET and WFIT instruction for Armv8.7
 355   AArch64.
 356
 357 * Add support for +flagm feature for -march in Armv8.4 AArch64.
 358
 359 * Add support for +ls64 feature for -march in Armv8.7 AArch64. Add atomic
 360   64-byte load/store instructions for this feature.
 361
 362 * Add support for +pauth (Pointer Authentication) feature for -march in
 363   AArch64.
 364
 365 * Add support for Intel TDX instructions.
 366
 367 * Add support for Intel Key Locker instructions.
 368
 369 * Added a .nop directive to generate a single no-op instruction in a target
 370   neutral manner.  This instruction does have an effect on DWARF line number
 371   generation, if that is active.
 372
 373 * Removed --reduce-memory-overheads and --hash-size as gas now
 374   uses hash tables that can be expand and shrink automatically.
 375
 376 * Add {disp16} pseudo prefix to x86 assembler.
 377
 378 * Add support for Intel AMX instructions.
 379
 380 * Configure with --enable-x86-used-note by default for Linux/x86.
 381
 382 * Add support for the SHF_GNU_RETAIN flag, which can be applied to
 383   sections using the 'R' flag in the .section directive.
 384   SHF_GNU_RETAIN specifies that the section should not be garbage
 385   collected by the linker.  It requires the GNU or FreeBSD ELF OSABIs.
 386
 387 * Add support for the RISC-V Zihintpause extension.
 388
 389 Changes in 2.35:
 390
 391 * X86 NaCl target support is removed.
 392
 393 * Extend .symver directive to update visibility of the original symbol
 394   and assign one original symbol to different versioned symbols.
 395
 396 * Add support for Intel SERIALIZE and TSXLDTRK instructions.
 397
 398 * Add -mlfence-after-load=, -mlfence-before-indirect-branch= and
 399   -mlfence-before-ret= options to x86 assembler to help mitigate
 400   CVE-2020-0551.
 401
 402 * Add --gdwarf-5 option to the assembler to generate DWARF 5 debug output
 403   (if such output is being generated).  Added the ability to generate
 404   version 5 .debug_line sections.
 405
 406 * Add -mbig-obj support to i386 MingW targets.
 407
 408 * Add support for the -mriscv-isa-version argument, to select the version of
 409   the RISC-V ISA specification used when assembling.
 410
 411 * Remove support for the RISC-V privileged specification, version 1.9.
 412
 413 Changes in 2.34:
 414
 415 * Add -malign-branch-boundary=NUM, -malign-branch=TYPE[+TYPE...],
 416   -malign-branch-prefix-size=NUM and -mbranches-within-32B-boundaries
 417   options to x86 assembler to align branches within a fixed boundary
 418   with segment prefixes or NOPs.
 419
 420 * Add support for Zilog eZ80 and Zilog Z180 CPUs.
 421
 422 * Add support for z80-elf target.
 423
 424 * Add support for relocation of each byte or word of multibyte value to Z80
 425   targets (just use right shift to 0, 8, 16, or 24 bits or AND operation
 426   with 0xff/0xffff mask): ld a, label >> 16 \ ld hl, label & 0xffff
 427
 428 * Add SDCC support for Z80 targets.
 429
 430 Changes in 2.33:
 431
 432 * Add support for the Arm Scalable Vector Extension version 2 (SVE2)
 433   instructions.
 434
 435 * Add support for the Arm Transactional Memory Extension (TME)
 436   instructions.
 437
 438 * Add support for the Armv8.1-M Mainline and M-profile Vector Extension (MVE)
 439   instructions.
 440
 441 * For MIPS, Add -m[no-]fix-loongson3-llsc option to fix (or not) Loongson3
 442   LLSC Errata.  Add a --enable-mips-fix-loongson3-llsc=[yes|no] configure
 443   time option to set the default behavior. Set the default if the configure
 444   option is not used to "no".
 445
 446 * Add support for the Arm Cortex-A76AE, Cortex-A77 and Cortex-M35P
 447   processors.
 448
 449 * Add support for the AArch64 Cortex-A34, Cortex-A65, Cortex-A65AE,
 450   Cortex-A76AE, and Cortex-A77 processors.
 451
 452 * Add .float16 directive for both Arm and AArch64 to allow encoding of 16-bit
 453   floating point literals.  Add .float16_format directive and
 454   -mfp16-format=[ieee|alternative] option for Arm to control the format of the
 455   encoding.
 456
 457 * Add --gdwarf-cie-version command line flag.  This allows control over which
 458   version of DWARF CIE the assembler creates.
 459
 460 Changes in 2.32:
 461
 462 * Add -mvexwig=[0|1] option to x86 assembler to control encoding of
 463   VEX.W-ignored (WIG) VEX instructions.
 464
 465 * Add -mx86-used-note=[yes|no] option to generate (or not) x86 GNU property
 466   notes.  Add a --enable-x86-used-note configure time option to set the
 467   default behavior.  Set the default if the configure option is not used
 468   to "no".
 469
 470 * Add support for the MIPS Loongson EXTensions R2 (EXT2) instructions.
 471
 472 * Add support for the MIPS Loongson EXTensions (EXT) instructions.
 473
 474 * Add support for the MIPS Loongson Content Address Memory (CAM) ASE.
 475
 476 * Add support for the C-SKY processor series.
 477
 478 * Add support for the MIPS Loongson MultiMedia extensions Instructions (MMI)
 479   ASE.
 480
 481 Changes in 2.31:
 482
 483 * The ADR and ADRL pseudo-instructions supported by the ARM assembler
 484   now only set the bottom bit of the address of thumb function symbols
 485   if the -mthumb-interwork command line option is active.
 486
 487 * Add support for the MIPS Global INValidate (GINV) ASE.
 488
 489 * Add support for the MIPS Cyclic Redudancy Check (CRC) ASE.
 490
 491 * Add support for the Freescale S12Z architecture.
 492
 493 * Add --generate-missing-build-notes=[yes|no] option to create (or not) GNU
 494   Build Attribute notes if none are present in the input sources.  Add a
 495   --enable-generate-build-notes=[yes|no] configure time option to set the
 496   default behaviour.  Set the default if the configure option is not used
 497   to "no".
 498
 499 * Remove -mold-gcc command-line option for x86 targets.
 500
 501 * Add -O[2|s] command-line options to x86 assembler to enable alternate
 502   shorter instruction encoding.
 503
 504 * Add support for .nops directive.  It is currently supported only for
 505   x86 targets.
 506
 507 * Add support for the .insn directive on RISC-V targets.
 508
 509 Changes in 2.30:
 510
 511 * Add support for loaction views in DWARF debug line information.
 512
 513 Changes in 2.29:
 514
 515 * Add support for ELF SHF_GNU_MBIND.
 516
 517 * Add support for the WebAssembly file format and wasm32 ELF conversion.
 518
 519 * PowerPC gas now checks that the correct register class is used in
 520   instructions.  For instance, "addi %f4,%cr3,%r31" warns three times
 521   that the registers are invalid.
 522
 523 * Add support for the Texas Instruments PRU processor.
 524
 525 * Support for the ARMv8-R architecture and Cortex-R52 processor has been
 526   added to the ARM port.
 527
 528 Changes in 2.28:
 529
 530 * Add support for the RISC-V architecture.
 531
 532 * Add support for the ARM Cortex-M23 and Cortex-M33 processors.
 533
 534 Changes in 2.27:
 535
 536 * Default to --enable-compressed-debug-sections=gas for Linux/x86 targets.
 537
 538 * Add --no-pad-sections to stop the assembler from padding the end of output
 539   sections up to their alignment boundary.
 540
 541 * Support for the ARMv8-M architecture has been added to the ARM port.  Support
 542   for the ARMv8-M Security and DSP Extensions has also been added to the ARM
 543   port.
 544
 545 * ARC backend accepts .extInstruction, .extCondCode, .extAuxRegister, and
 546   .extCoreRegister pseudo-ops that allow an user to define custom
 547   instructions, conditional codes, auxiliary and core registers.
 548
 549 * Add a configure option --enable-elf-stt-common to decide whether ELF
 550   assembler should generate common symbols with the STT_COMMON type by
 551   default.  Default to no.
 552
 553 * New command-line option --elf-stt-common= for ELF targets to control
 554   whether to generate common symbols with the STT_COMMON type.
 555
 556 * Add ability to set section flags and types via numeric values for ELF
 557   based targets.
 558
 559 * Add a configure option --enable-x86-relax-relocations to decide whether
 560   x86 assembler should generate relax relocations by default.  Default to
 561   yes, except for x86 Solaris targets older than Solaris 12.
 562
 563 * New command-line option -mrelax-relocations= for x86 target to control
 564   whether to generate relax relocations.
 565
 566 * New command-line option -mfence-as-lock-add=yes for x86 target to encode
 567   lfence, mfence and sfence as "lock addl $0x0, (%[re]sp)".
 568
 569 * Add assembly-time relaxation option for ARC cpus.
 570
 571 * Add --with-cpu=TYPE configure option for ARC gas.  This allows the default
 572   cpu type to be adjusted at configure time.
 573
 574 Changes in 2.26:
 575
 576 * Add a configure option --enable-compressed-debug-sections={all,gas} to
 577   decide whether DWARF debug sections should be compressed by default.
 578
 579 * Add support for the ARC EM/HS, and ARC600/700 architectures.  Remove
 580   assembler support for Argonaut RISC architectures.
 581
 582 * Symbol and label names can now be enclosed in double quotes (") which allows
 583   them to contain characters that are not part of valid symbol names in high
 584   level languages.
 585
 586 * Added the correctly spelled -march=armv6kz, for ARMv6KZ support.  The
 587   previous spelling, -march=armv6zk, is still accepted.
 588
 589 * Support for the ARMv8.1 architecture has been added to the Aarch64 port.
 590   Support for the individual ARMv8.1 Adv.SIMD, LOR and PAN architecture
 591   extensions has also been added to the Aarch64 port.
 592
 593 * Support for the ARMv8.1 architecture has been added to the ARM port.  Support
 594   for the individual ARMv8.1 Adv.SIMD and PAN architecture extensions has also
 595   been added to the ARM port.
 596
 597 * Extend --compress-debug-sections option to support
 598   --compress-debug-sections=[none|zlib|zlib-gnu|zlib-gabi] for ELF
 599   targets.
 600
 601 * --compress-debug-sections is turned on for Linux/x86 by default.
 602
 603 Changes in 2.25:
 604
 605 * Add support for the AVR Tiny microcontrollers.
 606
 607 * Replace support for openrisc and or32 with support for or1k.
 608
 609 * Enhanced the ARM port to accept the assembler output from the CodeComposer
 610   Studio tool.  Support is enabled via the new command-line option -mccs.
 611
 612 * Add support for the Andes NDS32.
 613
 614 Changes in 2.24:
 615
 616 * Add support for the Texas Instruments MSP430X processor.
 617
 618 * Add -gdwarf-sections command-line option to enable per-code-section
 619   generation of DWARF .debug_line sections.
 620
 621 * Add support for Altera Nios II.
 622
 623 * Add support for the Imagination Technologies Meta processor.
 624
 625 * Add support for the v850e3v5.
 626
 627 * Remove assembler support for MIPS ECOFF targets.
 628
 629 Changes in 2.23:
 630
 631 * Add support for the 64-bit ARM architecture: AArch64.
 632
 633 * Add support for S12X processor.
 634
 635 * Add support for the VLE extension to the PowerPC architecture.
 636
 637 * Add support for the Freescale XGATE architecture.
 638
 639 * Add support for .bundle_align_mode, .bundle_lock, and .bundle_unlock
 640   directives.  These are currently available only for x86 and ARM targets.
 641
 642 * Add support for the Renesas RL78 architecture.
 643
 644 * Add support for the Adapteva EPIPHANY architecture.
 645
 646 * For x86, allow 'rep bsf', 'rep bsr', and 'rep ret' syntax.
 647
 648 Changes in 2.22:
 649
 650 * Add support for the Tilera TILEPro and TILE-Gx architectures.
 651
 652 Changes in 2.21:
 653
 654 * Gas no longer requires doubling of ampersands in macros.
 655
 656 * Add support for the TMS320C6000 (TI C6X) processor family.
 657
 658 * GAS now understands an extended syntax in the .section directive flags
 659   for COFF targets that allows the section's alignment to be specified.  This
 660   feature has also been backported to the 2.20 release series, starting with
 661   2.20.1.
 662
 663 * Add support for the Renesas RX processor.
 664
 665 * New command-line option, --compress-debug-sections, which requests
 666   compression of DWARF debug information sections in the relocatable output
 667   file.  Compressed debug sections are supported by readelf, objdump, and
 668   gold, but not currently by Gnu ld.
 669
 670 Changes in 2.20:
 671
 672 * Added support for v850e2 and v850e2v3.
 673
 674 * GNU/Linux targets now supports "gnu_unique_object" as a value in the .type
 675   pseudo op.  It marks the symbol as being globally unique in the entire
 676   process.
 677
 678 * ARM assembler now supports .inst[.nw] pseudo-ops to insert opcodes specified
 679   in binary rather than text.
 680
 681 * Add support for common symbol alignment to PE formats.
 682
 683 * Add support for the new discriminator column in the DWARF line table,
 684   with a discriminator operand for the .loc directive.
 685
 686 * Add support for Sunplus score architecture.
 687
 688 * The .type pseudo-op now accepts a type of STT_GNU_IFUNC which can be used to
 689   indicate that if the symbol is the target of a relocation, its value should
 690   not be use.  Instead the function should be invoked and its result used as
 691   the value.
 692
 693 * Add support for Lattice Mico32 (lm32) architecture.
 694
 695 * Add support for Xilinx MicroBlaze architecture.
 696
 697 Changes in 2.19:
 698
 699 * New pseudo op .cfi_val_encoded_addr, to record constant addresses in unwind
 700   tables without runtime relocation.
 701
 702 * New command-line option, -h-tick-hex, for sh, m32c, and h8/300 targets, which
 703   adds compatibility with H'00 style hex constants.
 704
 705 * New command-line option, -msse-check=[none|error|warning], for x86
 706   targets.
 707
 708 * New sub-option added to the assembler's -a command-line switch to
 709   generate a listing output.  The 'g' sub-option will insert into the listing
 710   various information about the assembly, such as assembler version, the
 711   command-line options used, and a time stamp.
 712
 713 * New command-line option -msse2avx for x86 target to encode SSE
 714   instructions with VEX prefix.
 715
 716 * Add Intel XSAVE, EPT, MOVBE, AES, PCLMUL, AVX/FMA support for x86 target.
 717
 718 * New command-line options, -march=CPU[,+EXTENSION...], -mtune=CPU,
 719   -mmnemonic=[att|intel], -msyntax=[att|intel], -mindex-reg,
 720   -mnaked-reg and -mold-gcc, for x86 targets.
 721
 722 * Support for generating wide character strings has been added via the new
 723   pseudo ops: .string16, .string32 and .string64.
 724
 725 * Support for SSE5 has been added to the i386 port.
 726
 727 Changes in 2.18:
 728
 729 * The GAS sources are now released under the GPLv3.
 730
 731 * Support for the National Semiconductor CR16 target has been added.
 732
 733 * Added gas .reloc pseudo.  This is a low-level interface for creating
 734   relocations.
 735
 736 * Add support for x86_64 PE+ target.
 737
 738 * Add support for Score target.
 739
 740 Changes in 2.17:
 741
 742 * Support for the Infineon XC16X has been added by KPIT Cummins Infosystems.
 743
 744 * Support for ms2 architecture has been added.
 745
 746 * Support for the Z80 processor family has been added.
 747
 748 * Add support for the "@<file>" syntax to the command line, so that extra
 749   switches can be read from <file>.
 750
 751 * The SH target supports a new command-line switch --enable-reg-prefix which,
 752   if enabled, will allow register names to be optionally prefixed with a $
 753   character.  This allows register names to be distinguished from label names.
 754
 755 * Macros with a variable number of arguments are now supported. See the
 756   documentation for how this works.
 757
 758 * Added --reduce-memory-overheads switch to reduce the size of the hash
 759   tables used, at the expense of longer assembly times, and
 760   --hash-size=<NUMBER> to set the size of the hash tables used by gas.
 761
 762 * Macro names and macro parameter names can now be any identifier that would
 763   also be legal as a symbol elsewhere. For macro parameter names, this is
 764   known to cause problems in certain sources when the respective target uses
 765   characters inconsistently, and thus macro parameter references may no longer
 766   be recognized as such (see the documentation for details).
 767
 768 * Support the .f_floating, .d_floating, .g_floating and .h_floating directives
 769   for the VAX target in order to be more compatible with the VAX MACRO
 770   assembler.
 771
 772 * New command-line option -mtune=[itanium1|itanium2] for IA64 targets.
 773
 774 Changes in 2.16:
 775
 776 * Redefinition of macros now results in an error.
 777
 778 * New command-line option -mhint.b=[ok|warning|error] for IA64 targets.
 779
 780 * New command-line option -munwind-check=[warning|error] for IA64
 781   targets.
 782
 783 * The IA64 port now uses automatic dependency violation removal as its default
 784   mode.
 785
 786 * Port to MAXQ processor contributed by HCL Tech.
 787
 788 * Added support for generating unwind tables for ARM ELF targets.
 789
 790 * Add a -g command-line option to generate debug information in the target's
 791   preferred debug format.
 792
 793 * Support for the crx-elf target added.
 794
 795 * Support for the sh-symbianelf target added.
 796
 797 * Added a pseudo-op (.secrel32) to generate 32 bit section relative relocations
 798   on pe[i]-i386; required for this target's DWARF 2 support.
 799
 800 * Support for Motorola MCF521x/5249/547x/548x added.
 801
 802 * Support for ColdFire EMAC instructions added and Motorola syntax for MAC/EMAC
 803   instrucitons.
 804
 805 * New command-line option -mno-shared for MIPS ELF targets.
 806
 807 * New command-line option --alternate and pseudo-ops .altmacro and .noaltmacro
 808   added to enter (and leave) alternate macro syntax mode.
 809
 810 Changes in 2.15:
 811
 812 * The MIPS -membedded-pic option (Embedded-PIC code generation) is
 813   deprecated and will be removed in a future release.
 814
 815 * Added PIC m32r Linux (ELF) and support to M32R assembler.
 816
 817 * Added support for ARM V6.
 818
 819 * Added support for sh4a and variants.
 820
 821 * Support for Renesas M32R2 added.
 822
 823 * Limited support for Mapping Symbols as specified in the ARM ELF
 824   specification has been added to the arm assembler.
 825
 826 * On ARM architectures, added a new gas directive ".unreq" that undoes
 827   definitions created by ".req".
 828
 829 * Support for Motorola ColdFire MCF528x added.
 830
 831 * Added --gstabs+ switch to enable the generation of STABS debug format
 832   information with GNU extensions.
 833
 834 * Added support for MIPS64 Release 2.
 835
 836 * Added support for v850e1.
 837
 838 * Added -n switch for x86 assembler.  By default, x86 GAS replaces
 839   multiple nop instructions used for alignment within code sections
 840   with multi-byte nop instructions such as leal 0(%esi,1),%esi.  This
 841   switch disables the optimization.
 842
 843 * Removed -n option from MIPS assembler.  It was not useful, and confused the
 844   existing -non_shared option.
 845
 846 Changes in 2.14:
 847
 848 * Added support for MIPS32 Release 2.
 849
 850 * Added support for Xtensa architecture.
 851
 852 * Support for Intel's iWMMXt processor (an ARM variant) added.
 853
 854 * An assembler test generator has been contributed and an example file that
 855   uses it (gas/testsuite/gas/all/test-gen.c and test-exmaple.c).
 856
 857 * Support for SH2E added.
 858
 859 * GASP has now been removed.
 860
 861 * Support for Texas Instruments TMS320C4x and TMS320C3x series of
 862   DSP's contributed by Michael Hayes and Svein E. Seldal.
 863
 864 * Support for the Ubicom IP2xxx microcontroller added.
 865
 866 Changes in 2.13:
 867
 868 * Support for the Fujitsu FRV architecture added by Red Hat. Models for FR400
 869   and FR500 included.
 870
 871 * Support for DLX processor added.
 872
 873 * GASP has now been deprecated and will be removed in a future release.  Use
 874   the macro facilities in GAS instead.
 875
 876 * GASP now correctly parses floating point numbers. Unless the base is
 877   explicitly specified, they are interpreted as decimal numbers regardless of
 878   the currently specified base.
 879
 880 Changes in 2.12:
 881
 882 * Support for Don Knuth's MMIX, by Hans-Peter Nilsson.
 883
 884 * Support for the OpenRISC 32-bit embedded processor by OpenCores.
 885
 886 * The ARM assembler now accepts -march=..., -mcpu=... and -mfpu=... for
 887   specifying the target instruction set.  The old method of specifying the
 888   target processor has been deprecated, but is still accepted for
 889   compatibility.
 890
 891 * Support for the VFP floating-point instruction set has been added to
 892   the ARM assembler.
 893
 894 * New psuedo op: .incbin to include a set of binary data at a given point
 895   in the assembly.  Contributed by Anders Norlander.
 896
 897 * The MIPS assembler now accepts -march/-mtune. -mcpu has been deprecated
 898   but still works for compatability.
 899
 900 * The MIPS assembler no longer issues a warning by default when it
 901   generates a nop instruction from a macro. The new command-line option
 902   -n will turn on the warning.
 903
 904 Changes in 2.11:
 905
 906 * Support for PDP-11 and 2.11BSD a.out format, by Lars Brinkhoff.
 907
 908 * x86 gas now supports the full Pentium4 instruction set.
 909
 910 * Support for AMD x86-64 architecture, by Jan Hubicka, SuSE Labs.
 911
 912 * Support for Motorola 68HC11 and 68HC12.
 913
 914 * Support for Texas Instruments TMS320C54x (tic54x).
 915
 916 * Support for IA-64.
 917
 918 * Support for i860, by Jason Eckhardt.
 919
 920 * Support for CRIS (Axis Communications ETRAX series).
 921
 922 * x86 gas has a new .arch pseudo op to specify the target CPU architecture.
 923
 924 * x86 gas -q command-line option quietens warnings about register size changes
 925   due to suffix, indirect jmp/call without `*', stand-alone prefixes, and
 926   translating various deprecated floating point instructions.
 927
 928 Changes in 2.10:
 929
 930 * Support for the ARM msr instruction was changed to only allow an immediate
 931   operand when altering the flags field.
 932
 933 * Support for ATMEL AVR.
 934
 935 * Support for IBM 370 ELF.  Somewhat experimental.
 936
 937 * Support for numbers with suffixes.
 938
 939 * Added support for breaking to the end of repeat loops.
 940
 941 * Added support for parallel instruction syntax (DOUBLEBAR_PARALLEL).
 942
 943 * New .elseif pseudo-op added.
 944
 945 * New --fatal-warnings option.
 946
 947 * picoJava architecture support added.
 948
 949 * Motorola MCore 210 processor support added.
 950
 951 * A new pseudo-op .intel_syntax has been implemented to allow gas to parse i386
 952   assembly programs with intel syntax.
 953
 954 * New pseudo-ops .func,.endfunc to aid in debugging user-written assembler code.
 955
 956 * Added -gdwarf2 option to generate DWARF 2 debugging information.
 957
 958 * Full 16-bit mode support for i386.
 959
 960 * Greatly improved instruction operand checking for i386.  This change will
 961   produce errors or warnings on incorrect assembly code that previous versions
 962   of gas accepted.  If you get unexpected messages from code that worked with
 963   older versions of gas, please double check the code before reporting a bug.
 964
 965 * Weak symbol support added for COFF targets.
 966
 967 * Mitsubishi D30V support added.
 968
 969 * Texas Instruments c80 (tms320c80) support added.
 970
 971 * i960 ELF support added.
 972
 973 * ARM ELF support added.
 974
 975 Changes in 2.9:
 976
 977 * Texas Instruments c30 (tms320c30) support added.
 978
 979 * The assembler now optimizes the exception frame information generated by egcs
 980   and gcc 2.8.  The new --traditional-format option disables this optimization.
 981
 982 * Added --gstabs option to generate stabs debugging information.
 983
 984 * The -a option takes a new suboption, m (e.g., -alm) to expand macros in a
 985   listing.
 986
 987 * Added -MD option to print dependencies.
 988
 989 Changes in 2.8:
 990
 991 * BeOS support added.
 992
 993 * MIPS16 support added.
 994
 995 * Motorola ColdFire 5200 support added (configure for m68k and use -m5200).
 996
 997 * Alpha/VMS support added.
 998
 999 * m68k options --base-size-default-16, --base-size-default-32,
1000   --disp-size-default-16, and --disp-size-default-32 added.
1001
1002 * The alignment directives now take an optional third argument, which is the
1003   maximum number of bytes to skip.  If doing the alignment would require
1004   skipping more than the given number of bytes, the alignment is not done at
1005   all.
1006
1007 * The ELF assembler has a new pseudo-op, .symver, used for symbol versioning.
1008
1009 * The -a option takes a new suboption, c (e.g., -alc), to skip false
1010   conditionals in listings.
1011
1012 * Added new pseudo-op, .equiv; it's like .equ, except that it is an error if
1013   the symbol is already defined.
1014
1015 Changes in 2.7:
1016
1017 * The PowerPC assembler now allows the use of symbolic register names (r0,
1018   etc.) if -mregnames is used.  Symbolic names preceded by a '%' (%r0, etc.)
1019   can be used any time.  PowerPC 860 move to/from SPR instructions have been
1020   added.
1021
1022 * Alpha Linux (ELF) support added.
1023
1024 * PowerPC ELF support added.
1025
1026 * m68k Linux (ELF) support added.
1027
1028 * i960 Hx/Jx support added.
1029
1030 * i386/PowerPC gnu-win32 support added.
1031
1032 * SCO ELF support added.  For OpenServer 5 targets (i386-unknown-sco3.2v5) the
1033   default is to build COFF-only support.  To get a set of tools that generate
1034   ELF (they'll understand both COFF and ELF), you must configure with
1035   target=i386-unknown-sco3.2v5elf.
1036
1037 * m88k-motorola-sysv3* support added.
1038
1039 Changes in 2.6:
1040
1041 * Gas now directly supports macros, without requiring GASP.
1042
1043 * Gas now has an MRI assembler compatibility mode.  Use -M or --mri to select
1044   MRI mode.  The pseudo-op ``.mri 1'' will switch into the MRI mode until the
1045   ``.mri 0'' is seen; this can be convenient for inline assembler code.
1046
1047 * Added --defsym SYM=VALUE option.
1048
1049 * Added -mips4 support to MIPS assembler.
1050
1051 * Added PIC support to Solaris and SPARC SunOS 4 assembler.
1052
1053 Changes in 2.4:
1054
1055 * Converted this directory to use an autoconf-generated configure script.
1056
1057 * ARM support, from Richard Earnshaw.
1058
1059 * Updated VMS support, from Pat Rankin, including considerably improved
1060   debugging support.
1061
1062 * Support for the control registers in the 68060.
1063
1064 * Handles (ignores) a new directive ".this_GCC_requires_the_GNU_assembler", to
1065   provide for possible future gcc changes, for targets where gas provides some
1066   features not available in the native assembler.  If the native assembler is
1067   used, it should become obvious pretty quickly what the problem is.
1068
1069 * Usage message is available with "--help".
1070
1071 * The GNU Assembler Preprocessor (gasp) is included.  (Actually, it was in 2.3
1072   also, but didn't get into the NEWS file.)
1073
1074 * Weak symbol support for a.out.
1075
1076 * A bug in the listing code which could cause an infinite loop has been fixed.
1077   Bugs in listings when generating a COFF object file have also been fixed.
1078
1079 * Initial i386-svr4 PIC implementation from Eric Youngdale, based on code by
1080   Paul Kranenburg.
1081
1082 * Improved Alpha support.  Immediate constants can have a much larger range
1083   now. Support for the 21164 has been contributed by Digital.
1084
1085 * Updated ns32k (pc532-mach, netbsd532) support from Ian Dall.
1086
1087 Changes in 2.3:
1088
1089 * Mach i386 support, by David Mackenzie and Ken Raeburn.
1090
1091 * RS/6000 and PowerPC support by Ian Taylor.
1092
1093 * VMS command scripts (make-gas.com, config-gas.com) have been worked on a bit,
1094   based on mail received from various people.  The `-h#' option should work
1095   again too.
1096
1097 * HP-PA work, by Jeff Law.  Note, for the PA, gas-2.3 has been designed to work
1098   with gdb-4.12 and gcc-2.6.  As gcc-2.6 has not been released yet, a special
1099   version of gcc-2.5.8 has been patched to work with gas-2.3.  You can retrieve
1100   this special version of gcc-2.5.8 via anonymous ftp from jaguar.cs.utah.edu
1101   in the "dist" directory.
1102
1103 * Vax support in gas fixed for BSD, so it builds and seems to run a couple
1104   simple tests okay.  I haven't put it through extensive testing.  (GNU make is
1105   currently required for BSD 4.3 builds.)
1106
1107 * Support for the DEC Alpha, running OSF/1 (ECOFF format).  The gas support is
1108   based on code donated by CMU, which used an a.out-based format.  I'm afraid
1109   the alpha-a.out support is pretty badly mangled, and much of it removed;
1110   making it work will require rewriting it as BFD support for the format anyways.
1111
1112 * Irix 5 support.
1113
1114 * The test suites have been fixed up a bit, so that they should work with a
1115   couple different versions of expect and dejagnu.
1116
1117 * Symbols' values are now handled internally as expressions, permitting more
1118   flexibility in evaluating them in some cases.  Some details of relocation
1119   handling have also changed, and simple constant pool management has been
1120   added, to make the Alpha port easier.
1121
1122 * New option "--statistics" for printing out program run times.  This is
1123   intended to be used with the gcc "-Q" option, which prints out times spent in
1124   various phases of compilation.  (You should be able to get all of them
1125   printed out with "gcc -Q -Wa,--statistics", I think.)
1126
1127 Changes in 2.2:
1128
1129 * RS/6000 AIX and MIPS SGI Irix 5 support has been added.
1130
1131 * Configurations that are still in development (and therefore are convenient to
1132   have listed in configure.in) still get rejected without a minor change to
1133   gas/Makefile.in, so people not doing development work shouldn't get the
1134   impression that support for such configurations is actually believed to be
1135   reliable.
1136
1137 * The program name (usually "as") is printed when a fatal error message is
1138   displayed.  This should prevent some confusion about the source of occasional
1139   messages about "internal errors".
1140
1141 * ELF support is falling into place.  Support for the 386 should be working.
1142   Support for SPARC Solaris is in.  HPPA support from Utah is being integrated.
1143
1144 * Symbol values are maintained as expressions instead of being immediately
1145   boiled down to add-symbol, sub-symbol, and constant.  This permits slightly
1146   more complex calculations involving symbols whose values are not alreadey
1147   known.
1148
1149 * DBX-style debugging info ("stabs") is now supported for COFF formats.
1150   If any stabs directives are seen in the source, GAS will create two new
1151   sections: a ".stab" and a ".stabstr" section.  The format of the .stab
1152   section is nearly identical to the a.out symbol format, and .stabstr is
1153   its string table.  For this to be useful, you must have configured GCC
1154   to generate stabs (by defining DBX_DEBUGGING_INFO), and must have a GDB
1155   that can use the stab sections (4.11 or later).
1156
1157 * LynxOS, on i386 and m68k platforms, is now supported.  SPARC LynxOS
1158   support is in progress.
1159
1160 Changes in 2.1:
1161
1162 * Several small fixes for i386-aix (PS/2) support from Minh Tran-Le have been
1163   incorporated, but not well tested yet.
1164
1165 * Altered the opcode table split for m68k; it should require less VM to compile
1166   with gcc now.
1167
1168 * Some minor adjustments to add (Convergent Technologies') Miniframe support,
1169   suggested by Ronald Cole.
1170
1171 * HPPA support (running OSF only, not HPUX) has been contributed by Utah.  This
1172   includes improved ELF support, which I've started adapting for SPARC Solaris
1173   2.x.  Integration isn't completely, so it probably won't work.
1174
1175 * HP9000/300 support, donated by HP, has been merged in.
1176
1177 * Ian Taylor has finished the MIPS ECOFF (Ultrix, Irix) support.
1178
1179 * Better error messages for unsupported configurations (e.g., hppa-hpux).
1180
1181 * Test suite framework is starting to become reasonable.
1182
1183 Changes in 2.0:
1184
1185 * Mostly bug fixes.
1186
1187 * Some more merging of BFD and ELF code, but ELF still doesn't work.
1188
1189 Changes in 1.94:
1190
1191 * BFD merge is partly done.  Adventurous souls may try giving configure the
1192   "--with-bfd-assembler" option.  Currently, ELF format requires it, a.out
1193   format accepts it; SPARC CPU accepts it.  It's the default only for OS "elf"
1194   or "solaris".  (ELF isn't really supported yet.  It needs work.  I've got
1195   some code from Utah for HP-PA ELF, and from DG for m88k ELF, but they're not
1196   fully merged yet.)
1197
1198 * The 68K opcode table has been split in half.  It should now compile under gcc
1199   without consuming ridiculous amounts of memory.
1200
1201 * A couple data structures have been reduced in size.  This should result in
1202   saving a little bit of space at runtime.
1203
1204 * Support for MIPS, from OSF and Ralph Campbell, has been merged in.  The OSF
1205   code provided ROSE format support, which I haven't merged in yet.  (I can
1206   make it available, if anyone wants to try it out.)  Ralph's code, for BSD
1207   4.4, supports a.out format.  We don't have ECOFF support in just yet; it's
1208   coming.
1209
1210 * Support for the Hitachi H8/500 has been added.
1211
1212 * VMS host and target support should be working now, thanks chiefly to Eric
1213   Youngdale.
1214
1215 Changes in 1.93.01:
1216
1217 * For m68k, support for more processors has been added: 68040, CPU32, 68851.
1218
1219 * For i386, .align is now power-of-two; was number-of-bytes.
1220
1221 * For m68k, "%" is now accepted before register names.  For COFF format, which
1222   doesn't use underscore prefixes for C labels, it is required, so variable "a0"
1223   can be distinguished from the register.
1224
1225 * Last public release was 1.38.  Lots of configuration changes since then, lots
1226   of new CPUs and formats, lots of bugs fixed.
1227
1228 \f
1229 Copyright (C) 2012-2024 Free Software Foundation, Inc.
1230
1231 Copying and distribution of this file, with or without modification,
1232 are permitted in any medium without royalty provided the copyright
1233 notice and this notice are preserved.
1234
1235 Local variables:
1236 fill-column: 79
1237 End: