opcodes/ChangeLog

   1 2019-05-10  Nick Clifton  <nickc@redhat.com>
   2
   3         PR 24538
   4         * ia64-opc.c (ia64_find_matching_opcode): Check for reaching the
   5         end of the table prematurely.
   6
   7 2019-05-10  Faraz Shahbazker  <fshahbazker@wavecomp.com>
   8
   9         * mips-opc.c (mips_opcodes): Enable ADD, SUB, DADD and DSUB
  10         macros for R6.
  11
  12 2019-05-11  Alan Modra  <amodra@gmail.com>
  13
  14         * ppc-dis.c (print_insn_powerpc) Don't skip optional operands
  15         when -Mraw is in effect.
  16
  17 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
  18
  19         * aarch64-dis-2.c: Regenerate.
  20         * aarch64-tbl.h (OP_SVE_BBU): New variant set.
  21         (OP_SVE_BBB): New variant set.
  22         (OP_SVE_DDDD): New variant set.
  23         (OP_SVE_HHH): New variant set.
  24         (OP_SVE_HHHU): New variant set.
  25         (OP_SVE_SSS): New variant set.
  26         (OP_SVE_SSSU): New variant set.
  27         (OP_SVE_SHH): New variant set.
  28         (OP_SVE_SBBU): New variant set.
  29         (OP_SVE_DSS): New variant set.
  30         (OP_SVE_DHHU): New variant set.
  31         (OP_SVE_VMV_HSD_BHS): New variant set.
  32         (OP_SVE_VVU_HSD_BHS): New variant set.
  33         (OP_SVE_VVVU_SD_BH): New variant set.
  34         (OP_SVE_VVVU_BHSD): New variant set.
  35         (OP_SVE_VVV_QHD_DBS): New variant set.
  36         (OP_SVE_VVV_HSD_BHS): New variant set.
  37         (OP_SVE_VVV_HSD_BHS2): New variant set.
  38         (OP_SVE_VVV_BHS_HSD): New variant set.
  39         (OP_SVE_VV_BHS_HSD): New variant set.
  40         (OP_SVE_VVV_SD): New variant set.
  41         (OP_SVE_VVU_BHS_HSD): New variant set.
  42         (OP_SVE_VZVV_SD): New variant set.
  43         (OP_SVE_VZVV_BH): New variant set.
  44         (OP_SVE_VZV_SD): New variant set.
  45         (aarch64_opcode_table): Add sve2 instructions.
  46
  47 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
  48
  49         * aarch64-asm-2.c: Regenerated.
  50         * aarch64-dis-2.c: Regenerated.
  51         * aarch64-opc-2.c: Regenerated.
  52         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
  53         for SVE_SHLIMM_UNPRED_22.
  54         (aarch64_print_operand): Add printing for SVE_SHLIMM_UNPRED_22.
  55         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_SHLIMM_UNPRED_22
  56         operand.
  57
  58 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
  59
  60         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
  61         sve_size_tsz_bhs iclass encode.
  62         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
  63         sve_size_tsz_bhs iclass decode.
  64
  65 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
  66
  67         * aarch64-asm-2.c: Regenerated.
  68         * aarch64-dis-2.c: Regenerated.
  69         * aarch64-opc-2.c: Regenerated.
  70         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
  71         for SVE_Zm4_11_INDEX.
  72         (aarch64_print_operand): Add printing for SVE_Zm4_11_INDEX.
  73         (fields): Handle SVE_i2h field.
  74         * aarch64-opc.h (enum aarch64_field_kind): New SVE_i2h field.
  75         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_Zm4_11_INDEX operand.
  76
  77 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
  78
  79         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
  80         sve_shift_tsz_bhsd iclass encode.
  81         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
  82         sve_shift_tsz_bhsd iclass decode.
  83
  84 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
  85
  86         * aarch64-asm-2.c: Regenerated.
  87         * aarch64-dis-2.c: Regenerated.
  88         * aarch64-opc-2.c: Regenerated.
  89         * aarch64-asm.c (aarch64_ins_sve_shrimm):
  90         (aarch64_encode_variant_using_iclass): Handle
  91         sve_shift_tsz_hsd iclass encode.
  92         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
  93         sve_shift_tsz_hsd iclass decode.
  94         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
  95         for SVE_SHRIMM_UNPRED_22.
  96         (aarch64_print_operand): Add printing for SVE_SHRIMM_UNPRED_22.
  97         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_SHRIMM_UNPRED_22
  98         operand.
  99
 100 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 101
 102         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 103         sve_size_013 iclass encode.
 104         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 105         sve_size_013 iclass decode.
 106
 107 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 108
 109         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 110         sve_size_bh iclass encode.
 111         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 112         sve_size_bh iclass decode.
 113
 114 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 115
 116         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 117         sve_size_sd2 iclass encode.
 118         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 119         sve_size_sd2 iclass decode.
 120         * aarch64-opc.c (fields): Handle SVE_sz2 field.
 121         * aarch64-opc.h (enum aarch64_field_kind): New SVE_sz2 field.
 122
 123 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 124
 125         * aarch64-asm-2.c: Regenerated.
 126         * aarch64-dis-2.c: Regenerated.
 127         * aarch64-opc-2.c: Regenerated.
 128         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 129         for SVE_ADDR_ZX.
 130         (aarch64_print_operand): Add printing for SVE_ADDR_ZX.
 131         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_ADDR_ZX operand.
 132
 133 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 134
 135         * aarch64-asm-2.c: Regenerated.
 136         * aarch64-dis-2.c: Regenerated.
 137         * aarch64-opc-2.c: Regenerated.
 138         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 139         for SVE_Zm3_11_INDEX.
 140         (aarch64_print_operand): Add printing for SVE_Zm3_11_INDEX.
 141         (fields): Handle SVE_i3l and SVE_i3h2 fields.
 142         * aarch64-opc.h (enum aarch64_field_kind): New SVE_i3l and SVE_i3h2
 143         fields.
 144         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_Zm3_11_INDEX operand.
 145
 146 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 147
 148         * aarch64-asm.c (aarch64_encode_variant_using_iclass): Handle
 149         sve_size_hsd2 iclass encode.
 150         * aarch64-dis.c (aarch64_decode_variant_using_iclass): Handle
 151         sve_size_hsd2 iclass decode.
 152         * aarch64-opc.c (fields): Handle SVE_size field.
 153         * aarch64-opc.h (enum aarch64_field_kind): New SVE_size field.
 154
 155 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 156
 157         * aarch64-asm-2.c: Regenerated.
 158         * aarch64-dis-2.c: Regenerated.
 159         * aarch64-opc-2.c: Regenerated.
 160         * aarch64-opc.c (operand_general_constraint_met_p): Constraint checking
 161         for SVE_IMM_ROT3.
 162         (aarch64_print_operand): Add printing for SVE_IMM_ROT3.
 163         (fields): Handle SVE_rot3 field.
 164         * aarch64-opc.h (enum aarch64_field_kind): New SVE_rot3 field.
 165         * aarch64-tbl.h (AARCH64_OPERANDS): Use new SVE_IMM_ROT3 operand.
 166
 167 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 168
 169         * aarch64-opc.c (verify_constraints): Check for movprfx for sve2
 170         instructions.
 171
 172 2019-05-09  Matthew Malcomson  <matthew.malcomson@arm.com>
 173
 174         * aarch64-tbl.h
 175         (aarch64_feature_sve2, aarch64_feature_sve2aes,
 176         aarch64_feature_sve2sha3, aarch64_feature_sve2sm4,
 177         aarch64_feature_sve2bitperm): New feature sets.
 178         (SVE2, SVE2_AES, SVE2_SHA3, SVE2_SM4, SVE2_BITPERM): New macros
 179         for feature set addresses.
 180         (SVE2_INSN, SVE2_INSNC, SVE2AES_INSN, SVE2SHA3_INSN,
 181         SVE2SM4_INSN, SVE2SM4_INSNC, SVE2BITPERM_INSN): New macros.
 182
 183 2019-05-06  Andrew Bennett  <andrew.bennett@imgtec.com>
 184             Faraz Shahbazker  <fshahbazker@wavecomp.com>
 185
 186         * mips-dis.c (mips_calculate_combination_ases): Add ISA
 187         argument and set ASE_EVA_R6 appropriately.
 188         (set_default_mips_dis_options): Pass ISA to above.
 189         (parse_mips_dis_option): Likewise.
 190         * mips-opc.c (EVAR6): New macro.
 191         (mips_builtin_opcodes): Add llwpe, scwpe.
 192
 193 2019-05-01  Sudakshina Das  <sudi.das@arm.com>
 194
 195         * aarch64-asm-2.c: Regenerated.
 196         * aarch64-dis-2.c: Regenerated.
 197         * aarch64-opc-2.c: Regenerated.
 198         * aarch64-opc.c (operand_general_constraint_met_p): Add case for
 199         AARCH64_OPND_TME_UIMM16.
 200         (aarch64_print_operand): Likewise.
 201         * aarch64-tbl.h (QL_IMM_NIL): New.
 202         (TME): New.
 203         (_TME_INSN): New.
 204         (struct aarch64_opcode): Add tstart, tcommit, ttest and tcancel.
 205
 206 2019-04-29  John Darrington  <john@darrington.wattle.id.au>
 207
 208         * s12z-opc.c (shift_discrim): Return OP_INVALID when reading fails.
 209
 210 2019-04-26  Andrew Bennett  <andrew.bennett@imgtec.com>
 211             Faraz Shahbazker  <fshahbazker@wavecomp.com>
 212
 213         * mips-opc.c (mips_builtin_opcodes): Add llwp, lldp, scwp, scdp.
 214
 215 2019-04-24  John Darrington  <john@darrington.wattle.id.au>
 216
 217         * s12z-opc.h: Add extern "C" bracketing to help
 218         users who wish to use this interface in c++ code.
 219
 220 2019-04-24  John Darrington  <john@darrington.wattle.id.au>
 221
 222         * s12z-opc.c (bm_decode): Handle bit map operations with the
 223         "reserved0" mode.
 224
 225 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 226
 227         * arm-dis.c (coprocessor_opcodes): Document new %J and %K format
 228         specifier.  Add entries for VLDR and VSTR of system registers.
 229         (print_insn_coprocessor): Forbid coprocessor numbers 8, 14 and 15 in
 230         coprocessor instructions on Armv8.1-M Mainline targets.  Add handling
 231         of %J and %K format specifier.
 232
 233 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 234
 235         * arm-dis.c (coprocessor_opcodes): Document new %C format control code.
 236         Add new entries for VSCCLRM instruction.
 237         (print_insn_coprocessor): Handle new %C format control code.
 238
 239 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 240
 241         * arm-dis.c (enum isa): New enum.
 242         (struct sopcode32): New structure.
 243         (coprocessor_opcodes): change type of entries to struct sopcode32 and
 244         set isa field of all current entries to ANY.
 245         (print_insn_coprocessor): Change type of insn to struct sopcode32.
 246         Only match an entry if its isa field allows the current mode.
 247
 248 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 249
 250         * arm-dis.c (thumb_opcodes): Document %n control code.  Add entry for
 251         CLRM.
 252         (print_insn_thumb32): Add logic to print %n CLRM register list.
 253
 254 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 255
 256         * arm-dis.c (print_insn_thumb32): Updated to accept new %P
 257         and %Q patterns.
 258
 259 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 260
 261         * arm-dis.c (thumb32_opcodes): New instruction bfcsel.
 262         (print_insn_thumb32): Edit the switch case for %Z.
 263
 264 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 265
 266         * arm-dis.c (print_insn_thumb32): Updated to accept new %Z pattern.
 267
 268 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 269
 270         * arm-dis.c (thumb32_opcodes): New instruction bfl.
 271
 272 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 273
 274         * arm-dis.c (print_insn_thumb32): Updated to accept new %Y pattern.
 275
 276 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 277
 278         * arm-dis.c (print_insn_thumb32): Add '%<bitfield>S' to print an
 279         Arm register with r13 and r15 unpredictable.
 280         (thumb32_opcodes): New instructions for bfx and bflx.
 281
 282 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 283
 284         * arm-dis.c (thumb32_opcodes): New instructions for bf.
 285
 286 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 287
 288         * arm-dis.c (print_insn_thumb32): Updated to accept new %W pattern.
 289
 290 2019-04-15  Sudakshina Das  <sudi.das@arm.com>
 291
 292         * arm-dis.c (print_insn_thumb32): Updated to accept new %G pattern.
 293
 294 2019-04-15  Thomas Preud'homme  <thomas.preudhomme@arm.com>
 295
 296         * arm-dis.c (select_arm_features): Add logic for Armv8.1-M Mainline.
 297
 298 2019-04-12  John Darrington <john@darrington.wattle.id.au>
 299
 300         s12z-dis.c, s12z-opc.c, s12z-opc.h: Replace "operator" with
 301         "optr". ("operator" is a reserved word in c++).
 302
 303 2019-04-11  Sudakshina Das  <sudi.das@arm.com>
 304
 305         * aarch64-opc.c (aarch64_print_operand): Add case for
 306         AARCH64_OPND_Rt_SP.
 307         (verify_constraints): Likewise.
 308         * aarch64-tbl.h (QL_LDST_AT): Update to add SP qualifier.
 309         (struct aarch64_opcode): Update stg, stzg, st2g, stz2g instructions
 310         to accept Rt|SP as first operand.
 311         (AARCH64_OPERANDS): Add new Rt_SP.
 312         * aarch64-asm-2.c: Regenerated.
 313         * aarch64-dis-2.c: Regenerated.
 314         * aarch64-opc-2.c: Regenerated.
 315
 316 2019-04-11  Sudakshina Das  <sudi.das@arm.com>
 317
 318         * aarch64-asm-2.c: Regenerated.
 319         * aarch64-dis-2.c: Likewise.
 320         * aarch64-opc-2.c: Likewise.
 321         * aarch64-tbl.h (aarch64_opcode): Add new ldgm and stgm.
 322
 323 2019-04-09  Robert Suchanek  <robert.suchanek@mips.com>
 324
 325         * mips-opc.c (mips_builtin_opcodes): Add RDHWR rt rd sel.
 326
 327 2019-04-08  H.J. Lu  <hongjiu.lu@intel.com>
 328
 329         * i386-opc.tbl: Consolidate AVX512 BF16 entries.
 330         * i386-init.h: Regenerated.
 331
 332 2019-04-07  Alan Modra  <amodra@gmail.com>
 333
 334         * ppc-dis.c (print_insn_powerpc): Use a tiny state machine
 335         op_separator to control printing of spaces, comma and parens
 336         rather than need_comma, need_paren and spaces vars.
 337
 338 2019-04-07  Alan Modra  <amodra@gmail.com>
 339
 340         PR 24421
 341         * arm-dis.c (print_insn_coprocessor): Correct bracket placement.
 342         (print_insn_neon, print_insn_arm): Likewise.
 343
 344 2019-04-05  Xuepeng Guo  <xuepeng.guo@intel.com>
 345
 346         * i386-dis-evex.h (evex_table): Updated to support BF16
 347         instructions.
 348         * i386-dis.c (enum): Add EVEX_W_0F3852_P_1, EVEX_W_0F3872_P_1
 349         and EVEX_W_0F3872_P_3.
 350         * i386-gen.c (cpu_flag_init): Add CPU_AVX512_BF16_FLAGS.
 351         (cpu_flags): Add bitfield for CpuAVX512_BF16.
 352         * i386-opc.h (enum): Add CpuAVX512_BF16.
 353         (i386_cpu_flags): Add bitfield for cpuavx512_bf16.
 354         * i386-opc.tbl: Add AVX512 BF16 instructions.
 355         * i386-init.h: Regenerated.
 356         * i386-tbl.h: Likewise.
 357
 358 2019-04-05  Alan Modra  <amodra@gmail.com>
 359
 360         * ppc-opc.c (XLBH_MASK): Subtract off BH field from BB_MASK.
 361         (powerpc_opcodes): Reorder bcctr and bclr extended mnemonics
 362         to favour printing of "-" branch hint when using the "y" bit.
 363         Allow BH field on bc{ctr,lr,tar}{,l}{-,+}.
 364
 365 2019-04-05  Alan Modra  <amodra@gmail.com>
 366
 367         * ppc-dis.c (print_insn_powerpc): Delay printing spaces after
 368         opcode until first operand is output.
 369
 370 2019-04-04  Peter Bergner  <bergner@linux.ibm.com>
 371
 372         PR gas/24349
 373         * ppc-opc.c (valid_bo_pre_v2): Add comments.
 374         (valid_bo_post_v2): Add support for 'at' branch hints.
 375         (insert_bo): Only error on branch on ctr.
 376         (get_bo_hint_mask): New function.
 377         (insert_boe): Add new 'branch_taken' formal argument.  Add support
 378         for inserting 'at' branch hints.
 379         (extract_boe): Add new 'branch_taken' formal argument.  Add support
 380         for extracting 'at' branch hints.
 381         (insert_bom, extract_bom, insert_bop, extract_bop): New functions.
 382         (BOE): Delete operand.
 383         (BOM, BOP): New operands.
 384         (RM): Update value.
 385         (XLYLK, XLYLK_MASK, XLYBB_MASK): Delete.
 386         (powerpc_opcodes) <bc-, bcl-, bca-, bcla-, bclr-, bclrl-, bcctr-,
 387         bcctrl-, bctar-, bctarl->: Replace BOE with BOM.
 388         (powerpc_opcodes) <bc+, bcl+, bca+, bcla+, bclr+, bclrl+, bcctr+,
 389         bcctrl+, bctar+, bctarl+>: Replace BOE with BOP.
 390         <bdnztar, bdnztarl, bdztar, bdztarl, btar, btarl, bdnztar-, bdnztarl-,
 391         bdnztar+, bdnztarl+, bdztar-, bdztarl-, bdztar+, bdztarl+, bgetar,
 392         bnltar, bgetarl, bnltarl, bletar, bngtar, bletarl, bngtarl, bnetar,
 393         bnetarl, bnstar, bnutar, bnstarl, bnutarl, bgetar-, bnltar-, bgetarl-,
 394         bnltarl-, bletar-, bngtar-, bletarl-, bngtarl-, bnetar-, bnetarl-,
 395         bnstar-, bnutar-, bnstarl-, bnutarl-, bgetar+, bnltar+, bgetarl+,
 396         bnltarl+, bletar+, bngtar+, bletarl+, bngtarl+, bnetar+, bnetarl+,
 397         bnstar+, bnutar+, bnstarl+, bnutarl+, blttar, blttarl, bgttar, bgttarl,
 398         beqtar, beqtarl, bsotar, buntar, bsotarl, buntarl, blttar-, blttarl-,
 399         bgttar-, bgttarl-, beqtar-, beqtarl-, bsotar-, buntar-, bsotarl-,
 400         buntarl-, blttar+, blttarl+, bgttar+, bgttarl+, beqtar+, beqtarl+,
 401         bsotar+, buntar+, bsotarl+, buntarl+, bdnzftar, bdnzftarl, bdzftar,
 402         bdzftarl, bftar, bftarl, bftar-, bftarl-, bftar+, bftarl+, bdnzttar,
 403         bdnzttarl, bdzttar, bdzttarl, bttar, bttarl, bttar-, bttarl-, bttar+,
 404         bttarl+>: New extended mnemonics.
 405
 406 2019-03-28  Alan Modra  <amodra@gmail.com>
 407
 408         PR 24390
 409         * ppc-opc.c (BTF): Define.
 410         (powerpc_opcodes): Use for mtfsb*.
 411         * ppc-dis.c (print_insn_powerpc): Print fields with both
 412         PPC_OPERAND_CR_REG and PPC_OPERAND_CR_BIT as a plain number.
 413
 414 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
 415
 416         * arm-dis.c (struct arm_private_data): Remove has_mapping_symbols.
 417         (mapping_symbol_for_insn): Implement new algorithm.
 418         (print_insn): Remove duplicate code.
 419
 420 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
 421
 422         * aarch64-dis.c (print_insn_aarch64):
 423         Implement override.
 424
 425 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
 426
 427         * aarch64-dis.c (print_insn_aarch64): Update the mapping symbol search
 428         order.
 429
 430 2019-03-25  Tamar Christina  <tamar.christina@arm.com>
 431
 432         * aarch64-dis.c (last_stop_offset): New.
 433         (print_insn_aarch64): Use stop_offset.
 434
 435 2019-03-19  H.J. Lu  <hongjiu.lu@intel.com>
 436
 437         PR gas/24359
 438         * i386-gen.c (cpu_flag_init): Add CPU_ANY_AVX512F_FLAGS to
 439         CPU_ANY_AVX2_FLAGS.
 440         * i386-init.h: Regenerated.
 441
 442 2019-03-18  H.J. Lu  <hongjiu.lu@intel.com>
 443
 444         PR gas/24348
 445         * i386-opc.tbl: Add Optimize to vmovdqa32, vmovdqa64, vmovdqu8,
 446         vmovdqu16, vmovdqu32 and vmovdqu64.
 447         * i386-tbl.h: Regenerated.
 448
 449 2019-03-12  Andreas Krebbel  <krebbel@linux.ibm.com>
 450
 451         * s390-opc.txt: Rename selhhhr to selfhr.  Remove optional operand
 452         from vstrszb, vstrszh, and vstrszf.
 453
 454 2019-03-12  Andreas Krebbel  <krebbel@linux.ibm.com>
 455
 456         * s390-opc.txt: Add instruction descriptions.
 457
 458 2019-02-08  Jim Wilson  <jimw@sifive.com>
 459
 460         * riscv-opc.c (riscv_opcodes) <beq>: Use Cz to compress 3 operand form.
 461         <bne>: Likewise.
 462
 463 2019-02-07  Tamar Christina  <tamar.christina@arm.com>
 464
 465         * arm-dis.c (arm_opcodes): Redefine hlt to armv1.
 466
 467 2019-02-07  Tamar Christina  <tamar.christina@arm.com>
 468
 469         PR binutils/23212
 470         * aarch64-opc.h (enum aarch64_field_kind): Add FLD_sz.
 471         * aarch64-opc.c (verify_elem_sd): New.
 472         (fields): Add FLD_sz entr.
 473         * aarch64-tbl.h (_SIMD_INSN): New.
 474         (aarch64_opcode_table): Add elem_sd verifier to fmla, fmls, fmul and
 475         fmulx scalar and vector by element isns.
 476
 477 2019-02-07  Nick Clifton  <nickc@redhat.com>
 478
 479         * po/sv.po: Updated Swedish translation.
 480
 481 2019-01-31  Andreas Krebbel  <krebbel@linux.ibm.com>
 482
 483         * s390-mkopc.c (main): Accept arch13 as cpu string.
 484         * s390-opc.c: Add new instruction formats and instruction opcode
 485         masks.
 486         * s390-opc.txt: Add new arch13 instructions.
 487
 488 2019-01-25  Sudakshina Das  <sudi.das@arm.com>
 489
 490         * aarch64-tbl.h (QL_LDST_AT): Update macro.
 491         (aarch64_opcode): Change encoding for stg, stzg
 492         st2g and st2zg.
 493         * aarch64-asm-2.c: Regenerated.
 494         * aarch64-dis-2.c: Regenerated.
 495         * aarch64-opc-2.c: Regenerated.
 496
 497 2019-01-25  Sudakshina Das  <sudi.das@arm.com>
 498
 499         * aarch64-asm-2.c: Regenerated.
 500         * aarch64-dis-2.c: Likewise.
 501         * aarch64-opc-2.c: Likewise.
 502         * aarch64-tbl.h (aarch64_opcode): Add new stzgm.
 503
 504 2019-01-25  Sudakshina Das  <sudi.das@arm.com>
 505             Ramana Radhakrishnan  <ramana.radhakrishnan@arm.com>
 506
 507         * aarch64-asm.c (aarch64_ins_addr_simple_2): Remove.
 508         * aarch64-asm.h (ins_addr_simple_2): Likeiwse.
 509         * aarch64-dis.c (aarch64_ext_addr_simple_2): Likewise.
 510         * aarch64-dis.h (ext_addr_simple_2): Likewise.
 511         * aarch64-opc.c (operand_general_constraint_met_p): Remove
 512         case for ldstgv_indexed.
 513         (aarch64_print_operand): Remove case for AARCH64_OPND_ADDR_SIMPLE_2.
 514         * aarch64-tbl.h (struct aarch64_opcode): Remove ldgv and stgv.
 515         (AARCH64_OPERANDS): Remove ADDR_SIMPLE_2.
 516         * aarch64-asm-2.c: Regenerated.
 517         * aarch64-dis-2.c: Regenerated.
 518         * aarch64-opc-2.c: Regenerated.
 519
 520 2019-01-23  Nick Clifton  <nickc@redhat.com>
 521
 522         * po/pt_BR.po: Updated Brazilian Portuguese translation.
 523
 524 2019-01-21  Nick Clifton  <nickc@redhat.com>
 525
 526         * po/de.po: Updated German translation.
 527         * po/uk.po: Updated Ukranian translation.
 528
 529 2019-01-20  Chenghua Xu  <paul.hua.gm@gmail.com>
 530         * mips-dis.c (mips_arch_choices): Fix typo in
 531         gs464, gs464e and gs264e descriptors.
 532
 533 2019-01-19  Nick Clifton  <nickc@redhat.com>
 534
 535         * configure: Regenerate.
 536         * po/opcodes.pot: Regenerate.
 537
 538 2018-06-24  Nick Clifton  <nickc@redhat.com>
 539
 540         2.32 branch created.
 541
 542 2019-01-09  John Darrington <john@darrington.wattle.id.au>
 543
 544         * s12z-dis.c (print_insn_s12z):  Do not dereference an operand
 545         if it is null.
 546         -dis.c (opr_emit_disassembly): Do not omit an index if it is
 547         zero.
 548
 549 2019-01-09  Andrew Paprocki  <andrew@ishiboo.com>
 550
 551         * configure: Regenerate.
 552
 553 2019-01-07  Alan Modra  <amodra@gmail.com>
 554
 555         * configure: Regenerate.
 556         * po/POTFILES.in: Regenerate.
 557
 558 2019-01-03  John Darrington <john@darrington.wattle.id.au>
 559
 560         * s12z-opc.c: New file.
 561         * s12z-opc.h: New file.
 562         * s12z-dis.c: Removed all code not directly related to display
 563         of instructions.  Used the interface provided by the new files
 564         instead.
 565         * Makefile.am (TARGET_LIBOPCODES_CFILES) Add s12z-opc.c.
 566         * Makefile.in: Regenerate.
 567         * configure.ac (bfd_s12z_arch): Correct the dependencies.
 568         * configure: Regenerate.
 569
 570 2019-01-01  Alan Modra  <amodra@gmail.com>
 571
 572         Update year range in copyright notice of all files.
 573
 574 For older changes see ChangeLog-2018
 575 \f
 576 Copyright (C) 2019 Free Software Foundation, Inc.
 577
 578 Copying and distribution of this file, with or without modification,
 579 are permitted in any medium without royalty provided the copyright
 580 notice and this notice are preserved.
 581
 582 Local Variables:
 583 mode: change-log
 584 left-margin: 8
 585 fill-column: 74
 586 version-control: never
 587 End: