opcodes/ChangeLog

   1 2025-01-19  Nick Clifton  <nickc@redhat.com>
   2
   3         * 2.44 Branch point.
   4
   5 2024-07-20  Nick Clifton  <nickc@redhat.com>
   6
   7         * 2.43 branch point.
   8
   9 2024-02-15 Will Hawkins  <hawkinsw@obs.cr>
  10
  11         * bpf-opc.c: Move callx into the v1 BPF CPU variant.
  12
  13 2024-02-14  Yuriy Kolerov  <ykolerov@synopsys.com>
  14
  15         * arc-tbl.h (dbnz): Use "DBNZ" class.
  16         * arc-dis.c (arc_opcode_to_insn_type): Handle "DBNZ" class.
  17
  18 2024-01-29  Jose E. Marchesi  <jose.marchesi@oracle.com>
  19
  20         * bpf-opc.c (bpf_opcodes): Remove BPF_INSN_LDINDDW and
  21         BPF_INSN_LDABSDW instructions.
  22
  23 2024-01-15  Nick Clifton  <nickc@redhat.com>
  24
  25         * configure: Regenerate.
  26         * po/opcodes.pot: Regenerate.
  27
  28 2024-01-15  Nick Clifton  <nickc@redhat.com>
  29
  30         * 2.42 branch point.
  31
  32 2023-11-15  Arsen Arsenović  <arsen@aarsen.me>
  33
  34         * aclocal.m4: Regenerate.
  35         * po/Make-in ($(srcdir)/$(PACKAGE).pot): Output to a .pot
  36         temporary file to suppress xgettext checking charset names.
  37         * configure.ac (SHARED_LIBADD): Use LTLIBINTL rather than
  38         LIBINTL.
  39         * configure: Regenerate.
  40         * po/Make-in ($(srcdir)/$(PACKAGE).pot): Output to a .pot
  41         temporary file, to suppress xgettext checking charset names.
  42
  43 2023-10-05  Neal frager  <neal.frager@amd.com>
  44
  45         * microblaze-opcm.h (struct op_code_struct): Tidy and remove
  46         redundant entries.
  47         * microblaze-opc.h (MAX_OPCODES): Increase to 300.
  48         (op_code_struct): Add address extension instructions.
  49
  50 2023-10-04  Neal frager  <neal.frager@amd.com>
  51
  52         * microblaze-opc.h (struct op_code_struct): Add hiberante
  53         and suspend entries.
  54         * microblaze-opcm.h (enum microblaze_instr): Add microblaze_sleep,
  55         hibernate, suspend entries.
  56
  57 2023-08-24  Tom Tromey  <tom@tromey.com>
  58
  59         * cgen.sh: Don't pass "-s" to cgen.
  60         * Makefile.in: Rebuild.
  61         * Makefile.am (GUILE): Simplify.
  62
  63 2023-07-31  Jose E. Marchesi  <jose.marchesi@oracle.com>
  64
  65         PR 30705
  66         * bpf-dis.c (print_insn_bpf): Check that info->section->owner is
  67         actually available before using it.
  68
  69 2023-07-30  Jose E. Marchesi  <jose.marchesi@oracle.com>
  70
  71         * bpf-dis.c: Initialize asm_bpf_version to -1.
  72         (print_insn_bpf): Set BPF ISA version from the cpu version ELF
  73         header flags if no explicit version set in the command line.
  74         * disassemble.c (disassemble_init_for_target): Remove unused code.
  75
  76 2023-07-26  Jose E. Marchesi  <jose.marchesi@oracle.com>
  77
  78         * bpf-opc.c (bpf_opcodes): Fix BPF_INSN_NEGR to not use a src
  79         register.
  80
  81 2023-07-24  Jose E. Marchesi  <jose.marchesi@oracle.com>
  82
  83         * bpf-opc.c (bpf_opcodes): Add entries for the BSWAP*
  84         instructions.
  85
  86 2023-07-24  Jose E. Marchesi  <jose.marchesi@oracle.com>
  87
  88         * bpf-opc.c (bpf_opcodes): Fix pseudo-c syntax for MOVS* and LDXS*
  89         instructions.
  90
  91 2023-07-23  Jose E. Marchesi  <jose.marchesi@oracle.com>
  92
  93         * bpf-opc.c (bpf_opcodes): Add entry for jal.
  94
  95 2023-07-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
  96
  97         * bpf-opc.c (bpf_opcodes): Add entries for LDXS{B,W,H,DW}
  98         instructions.
  99
 100 2023-07-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
 101
 102         * bpf-opc.c (bpf_opcodes): Add entries for MOVS{8,16,32}R and
 103         MOVS32{8,16,32}R instructions.  and MOVS32I instructions.
 104
 105 2023-07-21  Jose E. Marchesi  <jose.marchesi@oracle.com>
 106
 107         * Makefile.am (TARGET64_LIBOPCODES_CFILES): Add missing bpf-dis.c
 108         * Makefile.in: Regenerate.
 109
 110 2023-07-03  Nick Clifton  <nickc@redhat.com>
 111
 112         * configure: Regenerate.
 113         * po/opcodes.pot: Regenerate.
 114
 115 2023-07-03  Nick Clifton  <nickc@redhat.com>
 116
 117         2.41 Branch Point.
 118
 119 2023-05-23  Nick Clifton  <nickc@redhat.com>
 120
 121         * po/sv.po: Updated translation.
 122
 123 2023-04-21  Tom Tromey  <tromey@adacore.com>
 124
 125         * i386-dis.c (OP_J): Check result of get16.
 126
 127 2023-04-12  Claudiu Zissulescu  <claziss@synopsys.com>
 128
 129         * arc-tbl.h: Remove vadds2, vadds2h, vadds4h, vaddsubs,
 130         vaddsubs2h, vaddsubs4h, vsubadds, vsubadds2h, vsubadds4h, vsubs2,
 131         vsubs2h, and vsubs4h instructions.
 132
 133 2023-04-11  Nick Clifton  <nickc@redhat.com>
 134
 135         PR 30310
 136         * nfp-dis.c (init_nfp6000_priv): Check that the output section
 137         exists.
 138
 139 2023-03-15  Nick Clifton  <nickc@redhat.com>
 140
 141         PR 30231
 142         * mep-dis.c: Regenerate.
 143
 144 2023-03-15  Nick Clifton  <nickc@redhat.com>
 145
 146         PR 30230
 147         * arm-dis.c (get_sym_code_type): Check for non-ELF symbols.
 148
 149 2023-02-28  Richard Ball  <richard.ball@arm.com>
 150
 151         * aarch64-opc.c: Add MEC system registers.
 152
 153 2023-01-03  Nick Clifton  <nickc@redhat.com>
 154
 155         * po/de.po: Updated German translation.
 156         * po/ro.po: Updated Romainian translation.
 157         * po/uk.po: Updated Ukrainian translation.
 158
 159 2022-12-31  Nick Clifton  <nickc@redhat.com>
 160
 161         * 2.40 branch created.
 162
 163 2022-11-22  Shahab Vahedi  <shahab@synopsys.com>
 164
 165         * arc-regs.h: Change isa_config address to 0xc1.
 166         isa_config exists for ARC700 and ARCV2 and not ARCALL.
 167
 168 2022-10-31  Yoshinori Sato  <ysato@users.sourceforge.jp>
 169
 170         * rx-decode.opc: Switch arguments of the MVTACGU insn.
 171         * rx-decode.c: Regenerate.
 172
 173 2022-09-22  Yoshinori Sato  <ysato@users.sourceforge.jp>
 174
 175         * sh-dis.c (print_insn_sh): Enforce bit7 of LDC Rm,Rn_BANK and STC
 176         Rm_BANK,Rn is always 1.
 177
 178 2022-07-21  Peter Bergner  <bergner@linux.ibm.com>
 179
 180         * ppc-opc.c (XACC_MASK, XX3ACC_MASK): New defines.
 181         (P_GER_MASK, xxmfacc, xxmtacc, xxsetaccz, xvi8ger4pp, xvi8ger4,
 182         xvf16ger2pp, xvf16ger2, xvf32gerpp, xvf32ger, xvi4ger8pp, xvi4ger8,
 183         xvi16ger2spp, xvi16ger2s, xvbf16ger2pp, xvbf16ger2, xvf64gerpp,
 184         xvf64ger, xvi16ger2, xvf16ger2np, xvf32gernp, xvi8ger4spp, xvi16ger2pp,
 185         xvbf16ger2np, xvf64gernp, xvf16ger2pn, xvf32gerpn, xvbf16ger2pn,
 186         xvf64gerpn, xvf16ger2nn, xvf32gernn, xvbf16ger2nn, xvf64gernn: Use them.
 187
 188 2022-07-18  Claudiu Zissulescu  <claziss@synopsys.com>
 189
 190         * disassemble.c (disassemble_init_for_target): Set
 191         created_styled_output for ARC based targets.
 192         * arc-dis.c (find_format_from_table): Use fprintf_styled_ftype
 193         instead of fprintf_ftype throughout.
 194         (find_format): Likewise.
 195         (print_flags): Likewise.
 196         (print_insn_arc): Likewise.
 197
 198 2022-07-08  Nick Clifton  <nickc@redhat.com>
 199
 200         * 2.39 branch created.
 201
 202 2022-07-04  Marcus Nilsson  <brainbomb@gmail.com>
 203
 204         * disassemble.c: (disassemble_init_for_target): Set
 205         created_styled_output for AVR based targets.
 206         * avr-dis.c: (print_insn_avr): Use fprintf_styled_ftype
 207         instead of fprintf_ftype throughout.
 208         (avr_operand): Pass in and fill disassembler_style when
 209         parsing operands.
 210
 211 2022-04-07  Andreas Krebbel  <krebbel@linux.ibm.com>
 212
 213         * s390-mkopc.c (main): Enable z16 as CPU string in the opcode
 214         table.
 215
 216 2022-03-16  Simon Marchi  <simon.marchi@efficios.com>
 217
 218         * configure.ac: Handle bfd_amdgcn_arch.
 219         * configure: Re-generate.
 220
 221 2022-03-06  Sagar Patel  <sagarmp@cs.unc.edu>
 222             Maciej W. Rozycki  <macro@orcam.me.uk>
 223
 224         * mips-opc.c (mips_builtin_opcodes): Fix INSN2_ALIAS annotation
 225         for "bal", "beqz", "beqzl", "bnez" and "bnezl" instructions.
 226         * micromips-opc.c (micromips_opcodes): Likewise for "beqz" and
 227         "bnez" instructions.
 228
 229 2022-02-17  Nick Clifton  <nickc@redhat.com>
 230
 231         * po/sr.po: Updated Serbian translation.
 232
 233 2022-02-14  Sergei Trofimovich  <siarheit@google.com>
 234
 235         * microblaze-opcm.h: Renamed 'fsqrt' to 'microblaze_fsqrt'.
 236         * microblaze-opc.h: Follow 'fsqrt' rename.
 237
 238 2022-01-24  Nick Clifton  <nickc@redhat.com>
 239
 240         * po/ro.po: Updated Romanian translation.
 241         * po/uk.po: Updated Ukranian translation.
 242
 243 2022-01-22  Nick Clifton  <nickc@redhat.com>
 244
 245         * configure: Regenerate.
 246         * po/opcodes.pot: Regenerate.
 247
 248 2022-01-22  Nick Clifton  <nickc@redhat.com>
 249
 250         * 2.38 release branch created.
 251
 252 2022-01-17  Nick Clifton  <nickc@redhat.com>
 253
 254         * Makefile.in: Regenerate.
 255         * po/opcodes.pot: Regenerate.
 256
 257 2021-12-02  Marcus Nilsson  <brainbomb@gmail.com>
 258
 259         * avr-dis.c (avr_operand); Pass in disassemble_info and fill
 260         in insn_type on branching instructions.
 261
 262 2021-11-25  Andrew Burgess  <aburgess@redhat.com>
 263             Simon Cook  <simon.cook@embecosm.com>
 264
 265         * riscv-dis.c (enum riscv_option_arg_t): New enum typedef.
 266         (riscv_options): New static global.
 267         (disassembler_options_riscv): New function.
 268         (print_riscv_disassembler_options): Rewrite to use
 269         disassembler_options_riscv.
 270
 271 2021-11-25  Nick Clifton  <nickc@redhat.com>
 272
 273         PR 28614
 274         * aarch64-asm.c: Replace assert(0) with real code.
 275         * aarch64-dis.c: Likewise.
 276         * aarch64-opc.c: Likewise.
 277
 278 2021-11-25  Nick Clifton  <nickc@redhat.com>
 279
 280         * po/fr.po; Updated French translation.
 281
 282 2021-10-27  Maciej W. Rozycki  <macro@embecosm.com>
 283
 284         * Makefile.am: Remove obsolete comment.
 285         * configure.ac: Refer `libbfd.la' to link shared BFD library
 286         except for Cygwin.
 287         * Makefile.in: Regenerate.
 288         * configure: Regenerate.
 289
 290 2021-09-27  Nick Alcock  <nick.alcock@oracle.com>
 291
 292         * configure: Regenerate.
 293
 294 2021-09-25  Peter Bergner  <bergner@linux.ibm.com>
 295
 296         * ppc-opc.c (powerpc_opcodes) <mfppr, mfppr32, mtppr, mtppr32>: Enable
 297         on POWER5 and later.
 298
 299 2021-09-20  Andrew Burgess  <andrew.burgess@embecosm.com>
 300
 301         * riscv-dis.c (riscv_disassemble_insn): Print a .%dbyte opcode
 302         before an unknown instruction, '%d' is replaced with the
 303         instruction length.
 304
 305 2021-09-02  Nick Clifton  <nickc@redhat.com>
 306
 307         PR 28292
 308         * v850-opc.c (D16): Use BFD_RELOC_V850_LO16_SPLIT_OFFSET in place
 309         of BFD_RELOC_16.
 310
 311 2021-08-17  Shahab Vahedi <shahab@synopsys.com>
 312
 313         * arc-regs.h (DEF): Fix the register numbers.
 314
 315 2021-08-10  Nick Clifton  <nickc@redhat.com>
 316
 317         * po/sr.po: Updated Serbian translation.
 318
 319 2021-07-26  Chenghua Xu  <xuchenghua@loongson.cn>
 320
 321         * mips-dis.c (mips_arch_choices): Correct gs264e bfd_mach.
 322
 323 2021-06-07  Andreas Krebbel  <krebbel@linux.ibm.com>
 324
 325         * s390-opc.txt: Add qpaci.
 326
 327 2021-07-03  Nick Clifton  <nickc@redhat.com>
 328
 329         * configure: Regenerate.
 330         * po/opcodes.pot: Regenerate.
 331
 332 2021-07-03  Nick Clifton  <nickc@redhat.com>
 333
 334         * 2.37 release branch created.
 335
 336 2021-07-02  Alan Modra  <amodra@gmail.com>
 337
 338         * nds32-dis.c (nds32_find_reg_keyword): Constify arg and return.
 339         (nds32_parse_audio_ext, nds32_parse_opcode): Constify psys_reg.
 340         (nds32_field_table, nds32_opcode_table, nds32_keyword_table),
 341         (nds32_opcodes, nds32_operand_fields, nds32_keywords),
 342         (nds32_keyword_gpr): Move declarations to..
 343         * nds32-asm.h: ..here, constifying to match definitions.
 344
 345 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 346
 347         * Makefile.am (GUILE): New variable.
 348         (CGEN): Use $(GUILE).
 349         * Makefile.in: Regenerate.
 350
 351 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 352
 353         * mep-asm.c (macros): Mark static & const.
 354         (lookup_macro): Change return & m to const.
 355         (expand_macro): Change mac to const.
 356         (expand_string): Change pmacro to const.
 357
 358 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 359
 360         * nds32-asm.c (operand_fields): Rename to ...
 361         (nds32_operand_fields): ... this.
 362         (keyword_gpr): Rename to ...
 363         (nds32_keyword_gpr): ... this.
 364         (keyword_usr, keyword_dxr, keyword_sr, keyword_cp, keyword_cpr,
 365         keyword_fsr, keyword_fdr, keyword_abdim, keyword_abm,
 366         keyword_dpref_st, keyword_cctl_lv, keyword_standby_st,
 367         keyword_msync_st, keyword_im5_i, keyword_im5_m, keyword_accumulator,
 368         keyword_aridx, keyword_aridx2, keyword_aridxi, keyword_aridxi_mx):
 369         Mark static.
 370         (keywords): Rename to ...
 371         (nds32_keywords): ... this.
 372         * nds32-dis.c: Rename operand_fields to nds32_operand_fields,
 373         keywords to nds32_keywords, and keyword_gpr to nds32_keyword_gpr.
 374
 375 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 376
 377         * z80-dis.c (opc_ed): Make const.
 378         (pref_ed): Make p const.
 379
 380 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 381
 382         * microblaze-dis.c (get_field_special): Make op const.
 383         (read_insn_microblaze): Make opr & op const.  Rename opcodes to
 384         microblaze_opcodes.
 385         (print_insn_microblaze): Make op & pop const.
 386         (get_insn_microblaze): Make op const.  Rename opcodes to
 387         microblaze_opcodes.
 388         (microblaze_get_target_address): Likewise.
 389         * microblaze-opc.h (struct op_code_struct): Make const.
 390         Rename opcodes to microblaze_opcodes.
 391
 392 2021-07-01  Mike Frysinger  <vapier@gentoo.org>
 393
 394         * aarch64-gen.c (aarch64_opcode_table): Add const.
 395         * aarch64-tbl.h (aarch64_opcode_table): Likewise.
 396
 397 2021-06-22  Andrew Burgess  <andrew.burgess@embecosm.com>
 398
 399         * cgen-dis.c (count_decodable_bits): Use __builtin_popcount when
 400         available.
 401
 402 2021-06-22  Alan Modra  <amodra@gmail.com>
 403
 404         * pj-dis.c (print_insn_pj): Don't print trailing tab.  Do
 405         print separator for pcrel insns.
 406
 407 2021-06-19  Alan Modra  <amodra@gmail.com>
 408
 409         * vax-dis.c (print_insn_vax): Avoid pointer overflow.
 410
 411 2021-06-19  Alan Modra  <amodra@gmail.com>
 412
 413         * tic30-dis.c (get_register_operand): Don't ask strncpy to fill
 414         entire buffer.
 415
 416 2021-06-17  Alan Modra  <amodra@gmail.com>
 417
 418         * ppc-opc.c (powerpc_opcodes): Move cell db*cyc to proper location
 419         in table.
 420
 421 2021-06-03  Alan Modra  <amodra@gmail.com>
 422
 423         PR 1202
 424         * mcore-dis.c (print_insn_mcore): Correct loopt disassembly.
 425         Use unsigned int for inst.
 426
 427 2021-06-02  Shahab Vahedi  <shahab@synopsys.com>
 428
 429         * arc-dis.c (arc_option_arg_t): New enumeration.
 430         (arc_options): New variable.
 431         (disassembler_options_arc): New function.
 432         (print_arc_disassembler_options): Reimplement in terms of
 433         "disassembler_options_arc".
 434
 435 2021-05-29  Alan Modra  <amodra@gmail.com>
 436
 437         * ppc-dis.c (lookup_powerpc): Test deprecated field when -Many.
 438         Don't special case PPC_OPCODE_RAW.
 439         (lookup_prefix): Likewise.
 440         (lookup_vle, lookup_spe2): Similarly.  Add dialect parameter and..
 441         (print_insn_powerpc): ..update caller.
 442         * ppc-opc.c (EXT): Define.
 443         (powerpc_opcodes): Mark extended mnemonics with EXT.
 444         (prefix_opcodes, vle_opcodes): Likewise.
 445         (XISEL, XISEL_MASK): Add cr field and simplify.
 446         (powerpc_opcodes): Use XISEL with extended isel mnemonics and sort
 447         all isel variants to where the base mnemonic belongs.  Sort dstt,
 448         dststt and dssall.
 449
 450 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 451
 452         * mips-opc.c (mips_builtin_opcodes): Reorder legacy COP0, COP2,
 453         COP3 opcode instructions.
 454
 455 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 456
 457         * mips-opc.c (mips_builtin_opcodes): Update exclusion list for
 458         "ldc2", "ldc3", "lwc0", "lwc2", "lwc3", "sdc2", "sdc3", "swc0",
 459         "swc2", "swc3", "cfc0", "ctc0", "bc2f", "bc2fl", "bc2t",
 460         "bc2tl", "cfc2", "ctc2", "dmfc2", "dmtc2", "mfc2", "mtc2",
 461         "bc3f", "bc3fl", "bc3t", "bc3tl", "cfc3", "ctc3", "mfc3",
 462         "mtc3", "bc0f", "bc0fl", "bc0t", "bc0tl", "rfe", "c2", "c3",
 463         "cop2", and "cop3" entries.
 464
 465 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 466
 467         * mips-opc.c (mips_builtin_opcodes): Remove "dmfc3" and "dmtc3"
 468         entries and associated comments.
 469
 470 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 471
 472         * mips-opc.c (mips_builtin_opcodes): Move the "rfe" entry ahead
 473         of "c0".
 474
 475 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 476
 477         * mips-dis.c (mips_cp1_names_mips): New variable.
 478         (mips_arch_choices): Use it rather than `mips_cp1_names_numeric'
 479         for "r3000", "r4000", "r4010", "vr4100", "vr4111", "vr4120",
 480         "r4300", "r4400", "r4600", "r4650", "r5000", "vr5400", "vr5500",
 481         "r5900", "r6000", "rm7000", "rm9000", "r8000", "r10000",
 482         "r12000", "r14000", "r16000", "mips5", "loongson2e", and
 483         "loongson2f".
 484
 485 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 486
 487         * mips-dis.c (print_reg) <OP_REG_COPRO>: Move control register
 488         handling code over to...
 489         <OP_REG_CONTROL>: ... this new case.
 490         * mips-opc.c (decode_mips_operand) <'g', 'y'>: New cases.
 491         (mips_builtin_opcodes): Update "cfc1", "ctc1", "cttc1", "cttc2",
 492         "cfc0", "ctc0", "cfc2", "ctc2", "cfc3", and "ctc3" entries
 493         replacing the `G' operand code with `g'.  Update "cftc1" and
 494         "cftc2" entries replacing the `E' operand code with `y'.
 495         * micromips-opc.c (decode_micromips_operand) <'g'>: New case.
 496         (micromips_opcodes): Update "cfc1", "cfc2", "ctc1", and "ctc2"
 497         entries replacing the `G' operand code with `g'.
 498
 499 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 500
 501         * mips-dis.c (mips_cp0_names_r3900): New variable.
 502         (mips_arch_choices): Use it rather than `mips_cp0_names_numeric'
 503         for "r3900".
 504
 505 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 506
 507         * mips-opc.c (mips_builtin_opcodes): Switch "cttc2", "mttc2",
 508         and "mtthc2" to using the `G' rather than `g' operand code for
 509         the coprocessor control register referred.
 510
 511 2021-05-29  Maciej W. Rozycki  <macro@orcam.me.uk>
 512
 513         * micromips-opc.c (micromips_opcodes): Swap the two "dmtc1"
 514         entries with each other.
 515
 516 2021-05-27  Peter Bergner  <bergner@linux.ibm.com>
 517
 518         * ppc-opc.c (powerpc_opcodes) <xxmr, xxlnot>: New extended mnemonics.
 519
 520 2021-05-25  Alan Modra  <amodra@gmail.com>
 521
 522         * cris-desc.c: Regenerate.
 523         * cris-desc.h: Regenerate.
 524         * cris-opc.h: Regenerate.
 525         * po/POTFILES.in: Regenerate.
 526
 527 2021-05-24  Mike Frysinger  <vapier@gentoo.org>
 528
 529         * Makefile.am (HFILES): Add cris-desc.h & cris-opc.h.
 530         (TARGET_LIBOPCODES_CFILES): Add cris-desc.c.
 531         (CGEN_CPUS): Add cris.
 532         (CRIS_DEPS): Define.
 533         (stamp-cris): New rule.
 534         * cgen.sh: Handle desc action.
 535         * configure.ac (bfd_cris_arch): Add cris-desc.lo.
 536         * Makefile.in, configure: Regenerate.
 537
 538 2021-05-18  Job Noorman  <mtvec@pm.me>
 539
 540         PR 27814
 541         * riscv-dis.c (riscv_get_disassembler): Get elf attributes only for
 542         the elf objects.
 543
 544 2021-05-17  Alex Coplan  <alex.coplan@arm.com>
 545
 546         * arm-dis.c (mve_opcodes): Fix disassembly of
 547         MVE_VMOV2_GP_TO_VEC_LANE when idx == 1.
 548         (is_mve_encoding_conflict): MVE vector loads should not match
 549         when P = W = 0.
 550         (is_mve_unpredictable): It's not unpredictable to use the same
 551         source register twice (for MVE_VMOV2_GP_TO_VEC_LANE).
 552
 553 2021-05-11  Nick Clifton  <nickc@redhat.com>
 554
 555         PR 27840
 556         * tic30-dis.c (print_insn_tic30): Prevent attempts to read beyond
 557         the end of the code buffer.
 558
 559 2021-05-06  Stafford Horne  <shorne@gmail.com>
 560
 561         PR 21464
 562         * or1k-asm.c: Regenerate.
 563
 564 2021-05-01  Max Filippov  <jcmvbkbc@gmail.com>
 565
 566         * xtensa-dis.c (print_insn_xtensa): Fill in info->insn_type and
 567         info->insn_info_valid.
 568
 569 2021-04-26  Jan Beulich  <jbeulich@suse.com>
 570
 571         * i386-opc.tbl (lea): Add Optimize.
 572         * opcodes/i386-tbl.h: Re-generate.
 573
 574 2020-04-23  Max Filippov  <jcmvbkbc@gmail.com>
 575
 576         * xtensa-dis.c (print_xtensa_operand): For PC-relative operand
 577         of l32r fetch and display referenced literal value.
 578
 579 2021-04-23  Max Filippov  <jcmvbkbc@gmail.com>
 580
 581         * xtensa-dis.c (print_insn_xtensa): Set info->bytes_per_chunk
 582         to 4 for literal disassembly.
 583
 584 2021-04-19  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 585
 586         * aarch64-opc.c: Add new registers (RPAOS, RPALOS, PAALLOS, PAALL) support
 587         for TLBI instruction.
 588
 589 2021-04-19  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 590
 591         * aarch64-opc.c: Add new register (CIPAPA, CIGDPAPA) support for
 592         DC instruction.
 593
 594 2021-04-19  Jan Beulich  <jbeulich@suse.com>
 595
 596         * aarch64-asm.c (encode_asimd_fcvt): Add initializer for
 597         "qualifier".
 598         (convert_mov_to_movewide): Add initializer for "value".
 599
 600 2021-04-16  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 601
 602         * aarch64-opc.c: Add RME system registers.
 603
 604 2021-04-16  Lifang Xia <lifang_xia@c-sky.com>
 605
 606         * riscv-opc.c (riscv_opcodes): New insn alias for addi. Compress
 607         "addi d,CV,z" to "c.mv d,CV".
 608
 609 2021-04-12  Alan Modra  <amodra@gmail.com>
 610
 611         * configure.ac (--enable-checking): Add support.
 612         * config.in: Regenerate.
 613         * configure: Regenerate.
 614
 615 2021-04-09  Tejas Belagod  <tejas.belagod@arm.com>
 616
 617         * aarch64-tbl.h (struct aarch64_opcode aarch64_opcode_table): Reclassify
 618         LD64/ST64 instructions to lse_atomic instead of ldstexcl.
 619
 620 2021-04-09  Alan Modra  <amodra@gmail.com>
 621
 622         * ppc-dis.c (struct dis_private): Add "special".
 623         (POWERPC_DIALECT): Delete.  Replace uses with..
 624         (private_data): ..this.  New inline function.
 625         (disassemble_init_powerpc): Init "special" names.
 626         (skip_optional_operands): Add is_pcrel arg, set when detecting R
 627         field of prefix instructions.
 628         (bsearch_reloc, print_got_plt): New functions.
 629         (print_insn_powerpc): For pcrel instructions, print target address
 630         and symbol if known, and decode plt and got loads too.
 631
 632 2021-04-08  Alan Modra  <amodra@gmail.com>
 633
 634         PR 27684
 635         * ppc-opc.c (powerpc_opcodes): Correct usprg typos, add mfpir.
 636
 637 2021-04-08  Alan Modra  <amodra@gmail.com>
 638
 639         PR 27676
 640         * ppc-opc.c (DCBT_EO): Move earlier.
 641         (insert_thct, extract_thct, insert_thds, extract_thds): New functions.
 642         (powerpc_operands): Add THCT and THDS entries.
 643         (powerpc_opcodes): Add dcbtstct, dcbtstds, dcbna, dcbtct, dcbtds.
 644
 645 2021-04-06  Alan Modra  <amodra@gmail.com>
 646
 647         * dis-buf.c (generic_symbol_at_address): Return symbol* NULL.
 648         * s12z-dis.c (decode_possible_symbol): Use symbol returned from
 649         symbol_at_address_func.
 650
 651 2021-04-05  Alan Modra  <amodra@gmail.com>
 652
 653         * configure.ac: Don't check for limits.h, string.h, strings.h or
 654         stdlib.h.
 655         (AC_ISC_POSIX): Don't invoke.
 656         * sysdep.h: Include stdlib.h and string.h unconditionally.
 657         * i386-opc.h: Include limits.h unconditionally.
 658         * wasm32-dis.c: Likewise.
 659         * cgen-opc.c: Don't include alloca-conf.h.
 660         * config.in: Regenerate.
 661         * configure: Regenerate.
 662
 663 2021-04-01  Martin Liska  <mliska@suse.cz>
 664
 665         * arm-dis.c (strneq): Remove strneq and use startswith.
 666         * cr16-dis.c (print_insn_cr16): Likewise.
 667         * score-dis.c (streq): Likewise.
 668         (strneq): Likewise.
 669         * score7-dis.c (strneq): Likewise.
 670
 671 2021-04-01  Alan Modra  <amodra@gmail.com>
 672
 673         PR 27675
 674         * ppc-opc.c (powerpc_opcodes): Add mfummcr2 and mfmmcr2.
 675
 676 2021-03-31  Alan Modra  <amodra@gmail.com>
 677
 678         * sysdep.h (POISON_BFD_BOOLEAN): Define.
 679         * aarch64-asm-2.c, * aarch64-asm.c, * aarch64-asm.h,
 680         * aarch64-dis-2.c, * aarch64-dis.c, * aarch64-dis.h,
 681         * aarch64-gen.c, * aarch64-opc.c, * aarch64-opc.h, * arc-dis.c,
 682         * arc-dis.h, * arc-fxi.h, * arc-opc.c, * arm-dis.c, * bfin-dis.c,
 683         * cris-dis.c, * csky-dis.c, * csky-opc.h, * dis-buf.c,
 684         * disassemble.c, * frv-opc.c, * frv-opc.h, * h8300-dis.c,
 685         * i386-dis.c, * m68k-dis.c, * metag-dis.c, * microblaze-dis.c,
 686         * microblaze-dis.h, * micromips-opc.c, * mips-dis.c,
 687         * mips-formats.h, * mips-opc.c, * mips16-opc.c, * mmix-dis.c,
 688         * msp430-dis.c, * nds32-dis.c, * nfp-dis.c, * nios2-dis.c,
 689         * ppc-dis.c, * riscv-dis.c, * score-dis.c, * score7-dis.c,
 690         * tic6x-dis.c, * v850-dis.c, * vax-dis.c, * wasm32-dis.c,
 691         * xtensa-dis.c: Replace bfd_boolean with bool, FALSE with false,
 692         and TRUE with true throughout.
 693
 694 2021-03-31  Alan Modra  <amodra@gmail.com>
 695
 696         * aarch64-dis.c: Include stdint.h in place of bfd_stdint.h.
 697         * aarch64-dis.h: Likewise.
 698         * aarch64-opc.c: Likewise.
 699         * avr-dis.c: Likewise.
 700         * csky-dis.c: Likewise.
 701         * nds32-asm.c: Likewise.
 702         * nds32-dis.c: Likewise.
 703         * nfp-dis.c: Likewise.
 704         * riscv-dis.c: Likewise.
 705         * s12z-dis.c: Likewise.
 706         * wasm32-dis.c: Likewise.
 707
 708 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 709
 710         * i386-opc.c (cs, ds, ss, es, fs, gs): Delete.
 711         (i386_seg_prefixes): New.
 712         * i386-opc.h (cs, ds, ss, es, fs, gs): Delete.
 713         (i386_seg_prefixes): Declare.
 714
 715 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 716
 717         * i386-opc.h (REGNAM_AL, REGNAM_AX, REGNAM_EAX): Delete.
 718
 719 2021-03-30  Jan Beulich  <jbeulich@suse.com>
 720
 721         * i386-opc.h (REGNAM_AL, REGNAM_AX, REGNAM_EAX): Adjust values.
 722         * i386-reg.tbl (st): Move down.
 723         (st(0)): Delete. Extend comment.
 724         * i386-tbl.h: Re-generate.
 725
 726 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 727
 728         * i386-opc.tbl (movq, movabs): Move next to mov counterparts.
 729         (cmpsd): Move next to cmps.
 730         (movsd): Move next to movs.
 731         (cmpxchg16b): Move to separate section.
 732         (fisttp, fisttpll): Likewise.
 733         (monitor, mwait): Likewise.
 734         * i386-tbl.h: Re-generate.
 735
 736 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 737
 738         * i386-opc.tbl (psadbw): Add <sse2:comm>.
 739         (vpsadbw): Add C.
 740         * i386-tbl.h: Re-generate.
 741
 742 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 743
 744         * i386-opc.tbl (mmx, sse, sse2, sse3, ssse3, sse41, sse42, aes,
 745         pclmul, gfni): New templates. Use them wherever possible. Move
 746         SSE4.1 pextrw into respective section.
 747         * i386-tbl.h: Re-generate.
 748
 749 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 750
 751         * i386-gen.c (output_i386_opcode): Widen type of "opcode". Use
 752         strtoull(). Bump upper loop bound. Widen masks. Sanity check
 753         "length".
 754         * i386-opc.tbl (Prefix_0X66, Prefix_0XF2, Prefix_0XF3): Delete.
 755         Convert all of their uses to representation in opcode.
 756
 757 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 758
 759         * i386-opc.h (struct insn_template): Shrink base_opcode to 16
 760         bits. Shrink extension_opcode to 9 bits. Make it signed. Change
 761         value of None. Shrink operands to 3 bits.
 762
 763 2021-03-29  Jan Beulich  <jbeulich@suse.com>
 764
 765         * i386-gen.c (process_i386_opcode_modifier): New parameter
 766         "space".
 767         (output_i386_opcode): New local variable "space". Adjust
 768         process_i386_opcode_modifier() invocation.
 769         (process_i386_opcodes): Adjust process_i386_opcode_modifier()
 770         invocation.
 771         * i386-tbl.h: Re-generate.
 772
 773 2021-03-29  Alan Modra  <amodra@gmail.com>
 774
 775         * aarch64-opc.c (vector_qualifier_p): Simplify boolean expression.
 776         (fp_qualifier_p, get_data_pattern): Likewise.
 777         (aarch64_get_operand_modifier_from_value): Likewise.
 778         (aarch64_extend_operator_p, aarch64_shift_operator_p): Likewise.
 779         (operand_variant_qualifier_p): Likewise.
 780         (qualifier_value_in_range_constraint_p): Likewise.
 781         (aarch64_get_qualifier_esize): Likewise.
 782         (aarch64_get_qualifier_nelem): Likewise.
 783         (aarch64_get_qualifier_standard_value): Likewise.
 784         (get_lower_bound, get_upper_bound): Likewise.
 785         (aarch64_find_best_match, match_operands_qualifier): Likewise.
 786         (aarch64_print_operand): Likewise.
 787         * aarch64-opc.h (operand_has_inserter, operand_has_extractor): Likewise.
 788         (operand_need_sign_extension, operand_need_shift_by_two): Likewise.
 789         (operand_need_shift_by_four, operand_maybe_stack_pointer): Likewise.
 790         * arm-dis.c (print_insn_mve, print_insn_thumb32): Likewise.
 791         * tic6x-dis.c (tic6x_check_fetch_packet_header): Likewise.
 792         (print_insn_tic6x): Likewise.
 793
 794 2021-03-29  Alan Modra  <amodra@gmail.com>
 795
 796         * arc-dis.c (extract_operand_value): Correct NULL cast.
 797         * frv-opc.h: Regenerate.
 798
 799 2021-03-26  Jan Beulich  <jbeulich@suse.com>
 800
 801         * i386-opc.tbl (movq): Add CpuSSE2 to SSE2 form. Add CpuMMX to
 802         MMX form.
 803         * i386-tbl.h: Re-generate.
 804
 805 2021-03-25  Abid Qadeer  <abidh@codesourcery.com>
 806
 807         * nios2-dis.c (nios2_print_insn_arg): Fix sign extension of
 808         immediate in br.n instruction.
 809
 810 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 811
 812         * i386-dis.c (XMGatherD, VexGatherD): New.
 813         (vex_table): Use VexGatherD for vpgatherd* and vgatherdp*.
 814         (print_insn): Check masking for S/G insns.
 815         (OP_E_memory): New local variable check_gather. Extend mandatory
 816         SIB check. Check register conflicts for (EVEX-encoded) gathers.
 817         Extend check for disallowed 16-bit addressing.
 818         (OP_VEX): New local variables modrm_reg and sib_index. Convert
 819         if()s to switch(). Check register conflicts for (VEX-encoded)
 820         gathers. Drop no longer reachable cases.
 821         * i386-dis-evex.h (evex_table): Use XMGatherD for vpgatherd* and
 822         vgatherdp*.
 823
 824 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 825
 826         * i386-dis.c (print_insn): Mark as bad EVEX encodings specifying
 827         zeroing-masking without masking.
 828
 829 2021-03-25  Jan Beulich  <jbeulich@suse.com>
 830
 831         * i386-opc.tbl (invlpgb): Fix multi-operand form.
 832         (pvalidate, rmpupdate, rmpadjust): Add multi-operand forms. Mark
 833         single-operand forms as deprecated.
 834         * i386-tbl.h: Re-generate.
 835
 836 2021-03-25  Alan Modra  <amodra@gmail.com>
 837
 838         PR 27647
 839         * ppc-opc.c (XLOCB_MASK): Delete.
 840         (XLBOBB_MASK, XLBOBIBB_MASK, XLBOCBBB_MASK): Define using
 841         XLBH_MASK.
 842         (powerpc_opcodes): Accept a BH field on all extended forms of
 843         bclr, bclrl, bcctr, bcctrl, bctar, bctarl.
 844
 845 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 846
 847         * i386-gen.c (output_i386_opcode): Drop processing of
 848         opcode_length. Calculate length from base_opcode. Adjust prefix
 849         encoding determination.
 850         (process_i386_opcodes): Drop output of fake opcode_length.
 851         * i386-opc.h (struct insn_template): Drop opcode_length field.
 852         * i386-opc.tbl: Drop opcode length field from all templates.
 853         * i386-tbl.h: Re-generate.
 854
 855 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 856
 857         * i386-gen.c (process_i386_opcode_modifier): Return void. New
 858         parameter "prefix". Drop local variable "regular_encoding".
 859         Record prefix setting / check for consistency.
 860         (output_i386_opcode): Parse opcode_length and base_opcode
 861         earlier. Derive prefix encoding. Drop no longer applicable
 862         consistency checking. Adjust process_i386_opcode_modifier()
 863         invocation.
 864         (process_i386_opcodes): Adjust process_i386_opcode_modifier()
 865         invocation.
 866         * i386-tbl.h: Re-generate.
 867
 868 2021-03-24  Jan Beulich  <jbeulich@suse.com>
 869
 870         * i386-gen.c (process_i386_opcode_modifier): Drop IsPrefix
 871         check.
 872         * i386-opc.h (Prefix_*): Move #define-s.
 873         * i386-opc.tbl: Move pseudo prefix enumerator values to
 874         extension opcode field. Introduce pseudopfx template.
 875         * i386-tbl.h: Re-generate.
 876
 877 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 878
 879         * i386-opc.h (PREFIX_0XF2, PREFIX_0XF3): Excahnge values. Extend
 880         comment.
 881         * i386-tbl.h: Re-generate.
 882
 883 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 884
 885         * i386-opc.h (struct insn_template): Move cpu_flags field past
 886         opcode_modifier one.
 887         * i386-tbl.h: Re-generate.
 888
 889 2021-03-23  Jan Beulich  <jbeulich@suse.com>
 890
 891         * i386-gen.c (opcode_modifiers): New OpcodeSpace element.
 892         * i386-opc.h (OpcodeSpace): New enumerator.
 893         (VEX0F, VEX0F38, VEX0F3A, XOP08, XOP09, XOP0A): Rename to ...
 894         (SPACE_BASE, SPACE_0F, SPACE_0F38, SPACE_0F3A, SPACE_XOP08,
 895         SPACE_XOP09, SPACE_XOP0A): ... respectively.
 896         (struct i386_opcode_modifier): New field opcodespace. Shrink
 897         opcodeprefix field.
 898         i386-opc.tbl (Space0F, Space0F38, Space0F3A, SpaceXOP08,
 899         SpaceXOP09, SpaceXOP0A): Define. Use them to replace
 900         OpcodePrefix uses.
 901         * i386-tbl.h: Re-generate.
 902
 903 2021-03-22  Martin Liska  <mliska@suse.cz>
 904
 905         * aarch64-dis.c (parse_aarch64_dis_option): Replace usage of CONST_STRNEQ with startswith.
 906         * arc-dis.c (parse_option): Likewise.
 907         * arm-dis.c (parse_arm_disassembler_options): Likewise.
 908         * cris-dis.c (print_with_operands): Likewise.
 909         * h8300-dis.c (bfd_h8_disassemble): Likewise.
 910         * i386-dis.c (print_insn): Likewise.
 911         * ia64-gen.c (fetch_insn_class): Likewise.
 912         (parse_resource_users): Likewise.
 913         (in_iclass): Likewise.
 914         (lookup_specifier): Likewise.
 915         (insert_opcode_dependencies): Likewise.
 916         * mips-dis.c (parse_mips_ase_option): Likewise.
 917         (parse_mips_dis_option): Likewise.
 918         * s390-dis.c (disassemble_init_s390): Likewise.
 919         * wasm32-dis.c (parse_wasm32_disassembler_options): Likewise.
 920
 921 2021-03-16  Kuan-Lin Chen  <kuanlinchentw@gmail.com>
 922
 923         * riscv-opc.c (riscv_opcodes): Add zba, zbb and zbc instructions.
 924
 925 2021-03-12  Przemyslaw Wirkus  <przemyslaw.wirkus@arm.com>
 926
 927         * aarch64-opc.c: Add lorc_el1, lorea_el1, lorn_el1, lorsa_el1,
 928         icc_ctlr_el3, icc_sre_elx, ich_vtr_el2 system registers.
 929
 930 2021-03-12  Alan Modra  <amodra@gmail.com>
 931
 932         * i386-dis.c (print_insn <PREFIX_IGNORED>): Correct typo.
 933
 934 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 935
 936         * i386-dis.c (OP_XMM): Re-order checks.
 937
 938 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 939
 940         * i386-dis.c (putop): Drop need_vex check when also checking
 941         vex.evex.
 942         (intel_operand_size, OP_E_memory): Drop vex.evex check when also
 943         checking vex.b.
 944
 945 2021-03-11  Jan Beulich  <jbeulich@suse.com>
 946
 947         * i386-dis.c (OP_E_memory): Drop xmmq_mode from broadcast
 948         checks. Move case label past broadcast check.
 949
 950 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 951
 952         * opcodes/i386-dis.c (MVexVSIBDQWpX, MVexVSIBQDWpX,
 953         vex_vsib_d_w_d_mode, vex_vsib_q_w_d_mode,
 954         REG_EVEX_0F38C7_M_0_L_2_W_0, REG_EVEX_0F38C7_M_0_L_2_W_1,
 955         EVEX_W_0F3891, EVEX_W_0F3893, EVEX_W_0F38A1, EVEX_W_0F38A3,
 956         EVEX_W_0F38C7_M_0_L_2): Delete.
 957         (REG_EVEX_0F38C7_M_0_L_2): New.
 958         (intel_operand_size): Handle VEX and EVEX the same for
 959         vex_vsib_d_w_dq_mode and vex_vsib_q_w_dq_mode. Drop
 960         vex_vsib_d_w_d_mode and vex_vsib_q_w_d_mode cases.
 961         (OP_E_memory, OP_XMM, OP_VEX): Drop vex_vsib_d_w_d_mode and
 962         vex_vsib_q_w_d_mode uses.
 963         * i386-dis-evex.h (evex_table): Adjust opcode 0F3891, 0F3893,
 964         0F38A1, and 0F38A3 entries.
 965         * i386-dis-evex-len.h (evex_len_table): Adjust opcode 0F38C7
 966         entry.
 967         * i386-dis-evex-reg.h: Fold opcode 0F38C7 entries.
 968         * i386-dis-evex-w.h: Delete opcode 0F3891, 0F3893, 0F38A1, and
 969         0F38A3 entries.
 970
 971 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 972
 973         * opcodes/i386-dis.c (REG_0FXOP_09_01_L_0, REG_0FXOP_09_02_L_0,
 974         REG_0FXOP_09_12_M_1_L_0, REG_0FXOP_0A_12_L_0,
 975         MOD_VEX_0FXOP_09_12): Rename to ...
 976         (REG_XOP_09_01_L_0, REG_XOP_09_02_L_0, REG_XOP_09_12_M_1_L_0,
 977         REG_XOP_0A_12_L_0, MOD_XOP_09_12): ... these.
 978         (MOD_62_32BIT, MOD_8D, MOD_C4_32BIT, MOD_C5_32BIT,
 979         RM_0F3A0F_P_1_MOD_3_REG_0, X86_64_0F24, X86_64_0F26,
 980         X86_64_VEX_0F3849, X86_64_VEX_0F384B, X86_64_VEX_0F385C,
 981         X86_64_VEX_0F385E, X86_64_0FC7_REG_6_MOD_3_PREFIX_1): Move.
 982         (reg_table): Adjust comments.
 983         (x86_64_table): Move X86_64_0F24, X86_64_0F26,
 984         X86_64_VEX_0F3849, X86_64_VEX_0F384B, X86_64_VEX_0F385C,
 985         X86_64_VEX_0F385E, and X86_64_0FC7_REG_6_MOD_3_PREFIX_1 entries.
 986         (xop_table): Adjust opcode 09_01, 09_02, and 09_12 entries.
 987         (vex_len_table): Adjust opcode 0A_12 entry.
 988         (mod_table): Move MOD_62_32BIT, MOD_8D, MOD_C4_32BIT,
 989         MOD_C5_32BIT, and MOD_XOP_09_12 entries.
 990         (rm_table): Move hreset entry.
 991
 992 2021-03-10  Jan Beulich  <jbeulich@suse.com>
 993
 994         * opcodes/i386-dis.c (EVEX_LEN_0F6E, EVEX_LEN_0F7E_P_1,
 995         EVEX_LEN_0F7E_P_2, EVEX_LEN_0FC4, EVEX_LEN_0FC5, EVEX_LEN_0FD6,
 996         EVEX_LEN_0F3816, EVEX_LEN_0F3A14, EVEX_LEN_0F3A15,
 997         EVEX_LEN_0F3A16, EVEX_LEN_0F3A17, EVEX_LEN_0F3A20,
 998         EVEX_LEN_0F3A21_W_0, EVEX_LEN_0F3A22, EVEX_W_0FD6_L_0): Delete.
 999         (EVEX_LEN_0F3816, EVEX_W_0FD6): New.
1000         (get_valid_dis386): Also handle 512-bit vector length when
1001         vectoring into vex_len_table[].
1002         * i386-dis-evex.h (evex_table): Adjust opcode 0F6E, 0FC4, 0FC5,
1003         0FD6, 0F3A14, 0F3A15, 0F3A16, 0F3A17, 0F3A20, and 0F3A22
1004         entries.
1005         * i386-dis-evex-len.h: Delete opcode 0F6E, 0FC4, 0FC5, 0FD6,
1006         0F3A14, 0F3A15, 0F3A16, 0F3A17, 0F3A20, and 0F3A22 entries.
1007         * i386-dis-evex-prefix.h: Adjust 0F7E entry.
1008         * i386-dis-evex-w.h: Adjust 0F7E, 0F7F, 0FD6, and 0F3A21
1009         entries.
1010
1011 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1012
1013         * opcodes/i386-dis.c (EVEX_LEN_0F3A00_W_1, EVEX_LEN_0F3A01_W_1):
1014         Rename to EVEX_LEN_0F3A00 and EVEX_LEN_0F3A01 respectively.
1015         EVEX_W_0F3A00, EVEX_W_0F3A01): Delete.
1016         * i386-dis-evex.h (evex_table): Adjust opcode 0F3A00 and 0F3A01
1017         entries.
1018         * i386-dis-evex-len.h (evex_len_table): Likewise.
1019         * i386-dis-evex-w.h: Remove opcode 0F3A00 and 0F3A01 entries.
1020
1021 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1022
1023         * opcodes/i386-dis.c (REG_EVEX_0F38C6, REG_EVEX_0F38C7,
1024         MOD_EVEX_0F381A_W_0, MOD_EVEX_0F381A_W_1, MOD_EVEX_0F381B_W_0,
1025         MOD_EVEX_0F381B_W_1, MOD_EVEX_0F385A_W_0, MOD_EVEX_0F385A_W_1,
1026         MOD_EVEX_0F385B_W_0, MOD_EVEX_0F385B_W_1,
1027         MOD_EVEX_0F38C6_REG_1, MOD_EVEX_0F38C6_REG_2,
1028         MOD_EVEX_0F38C6_REG_5, MOD_EVEX_0F38C6_REG_6,
1029         MOD_EVEX_0F38C7_REG_1, MOD_EVEX_0F38C7_REG_2,
1030         MOD_EVEX_0F38C7_REG_5, MOD_EVEX_0F38C7_REG_6
1031         EVEX_LEN_0F3819_W_0, EVEX_LEN_0F3819_W_1,
1032         EVEX_LEN_0F381A_W_0_M_0, EVEX_LEN_0F381A_W_1_M_0,
1033         EVEX_LEN_0F381B_W_0_M_0, EVEX_LEN_0F381B_W_1_M_0,
1034         EVEX_LEN_0F385A_W_0_M_0, EVEX_LEN_0F385A_W_1_M_0,
1035         EVEX_LEN_0F385B_W_0_M_0, EVEX_LEN_0F385B_W_1_M_0,
1036         EVEX_LEN_0F38C6_R_1_M_0, EVEX_LEN_0F38C6_R_2_M_0,
1037         EVEX_LEN_0F38C6_R_5_M_0, EVEX_LEN_0F38C6_R_6_M_0,
1038         EVEX_LEN_0F38C7_R_1_M_0_W_0, EVEX_LEN_0F38C7_R_1_M_0_W_1,
1039         EVEX_LEN_0F38C7_R_2_M_0_W_0, EVEX_LEN_0F38C7_R_2_M_0_W_1,
1040         EVEX_LEN_0F38C7_R_5_M_0_W_0, EVEX_LEN_0F38C7_R_5_M_0_W_1,
1041         EVEX_LEN_0F38C7_R_6_M_0_W_0, EVEX_LEN_0F38C7_R_6_M_0_W_1,
1042         EVEX_LEN_0F3A18_W_0, EVEX_LEN_0F3A18_W_1, EVEX_LEN_0F3A19_W_0,
1043         EVEX_LEN_0F3A19_W_1, EVEX_LEN_0F3A1A_W_0, EVEX_LEN_0F3A1A_W_1,
1044         EVEX_LEN_0F3A1B_W_0, EVEX_LEN_0F3A1B_W_1, EVEX_LEN_0F3A23_W_0,
1045         EVEX_LEN_0F3A23_W_1, EVEX_LEN_0F3A38_W_0, EVEX_LEN_0F3A38_W_1,
1046         EVEX_LEN_0F3A39_W_0, EVEX_LEN_0F3A39_W_1, EVEX_LEN_0F3A3A_W_0,
1047         EVEX_LEN_0F3A3A_W_1, EVEX_LEN_0F3A3B_W_0, EVEX_LEN_0F3A3B_W_1,
1048         EVEX_LEN_0F3A43_W_0, EVEX_LEN_0F3A43_W_1 EVEX_W_0F3819,
1049         EVEX_W_0F381A, EVEX_W_0F381B, EVEX_W_0F385A, EVEX_W_0F385B,
1050         EVEX_W_0F38C7_R_1_M_0, EVEX_W_0F38C7_R_2_M_0,
1051         EVEX_W_0F38C7_R_5_M_0, EVEX_W_0F38C7_R_6_M_0,
1052         EVEX_W_0F3A18, EVEX_W_0F3A19, EVEX_W_0F3A1A, EVEX_W_0F3A1B,
1053         EVEX_W_0F3A23, EVEX_W_0F3A38, EVEX_W_0F3A39, EVEX_W_0F3A3A,
1054         EVEX_W_0F3A3B, EVEX_W_0F3A43): Delete.
1055         REG_EVEX_0F38C6_M_0_L_2, REG_EVEX_0F38C7_M_0_L_2_W_0,
1056         REG_EVEX_0F38C7_M_0_L_2_W_1, MOD_EVEX_0F381A,
1057         MOD_EVEX_0F381B, MOD_EVEX_0F385A, MOD_EVEX_0F385B,
1058         MOD_EVEX_0F38C6, MOD_EVEX_0F38C7 EVEX_LEN_0F3819,
1059         EVEX_LEN_0F381A_M_0, EVEX_LEN_0F381B_M_0,
1060         EVEX_LEN_0F385A_M_0, EVEX_LEN_0F385B_M_0,
1061         EVEX_LEN_0F38C6_M_0, EVEX_LEN_0F38C7_M_0,
1062         EVEX_LEN_0F3A18, EVEX_LEN_0F3A19, EVEX_LEN_0F3A1A,
1063         EVEX_LEN_0F3A1B, EVEX_LEN_0F3A23, EVEX_LEN_0F3A38,
1064         EVEX_LEN_0F3A39, EVEX_LEN_0F3A3A, EVEX_LEN_0F3A3B,
1065         EVEX_LEN_0F3A43, EVEX_W_0F3819_L_n, EVEX_W_0F381A_M_0_L_n,
1066         EVEX_W_0F381B_M_0_L_2, EVEX_W_0F385A_M_0_L_n,
1067         EVEX_W_0F385B_M_0_L_2, EVEX_W_0F38C7_M_0_L_2,
1068         EVEX_W_0F3A18_L_n, EVEX_W_0F3A19_L_n, EVEX_W_0F3A1A_L_2,
1069         EVEX_W_0F3A1B_L_2, EVEX_W_0F3A23_L_n, EVEX_W_0F3A38_L_n,
1070         EVEX_W_0F3A39_L_n, EVEX_W_0F3A3A_L_2, EVEX_W_0F3A3B_L_2,
1071         EVEX_W_0F3A43_L_n): New.
1072         * i386-dis-evex.h (evex_table): Adjust opcode 0F3819, 0F381A,
1073         0F381B, 0F385A, 0F385B, 0F38C7, 0F3A18, 0F3A19, 0F3A1A, 0F3A1B,
1074         0F3A23, 0F3A38, 0F3A39, 0F3A3A, 0F3A3B, and 0F3A43 entries.
1075         * i386-dis-evex-len.h (evex_len_table): Link to vex_w_table[]
1076         for opcodes 0F3819, 0F381A, 0F381B, 0F385A, 0F385B, 0F38C7,
1077         0F3A18, 0F3A19, 0F3A1A, 0F3A1B, 0F3A23, 0F3A38, 0F3A39, 0F3A3A,
1078         0F3A3B, and 0F3A43. Link to reg_table[] for opcodes 0F38C6.
1079         * i386-dis-evex-mod.h: Adjust opcode 0F381A, 0F381B, 0F385A,
1080         0F385B, 0F38C6, and 0F38C7 entries.
1081         * i386-dis-evex-reg.h: No longer link to mod_table[] for opcodes
1082         0F38C6 and 0F38C7.
1083         * i386-dis-evex-w.h: No longer link to evex_len_table[] for
1084         opcodes 0F3819, 0F38C7, 0F3A18, 0F3A19, 0F3A1A, 0F3A1B, 0F3A23,
1085         0F3A38, 0F3A39, 0F3A3A, 0F3A3B, and 0F3A43. No longer link to
1086         evex_len_table[] for opcodes 0F381A, 0F381B, 0F385A, and 0F385B.
1087
1088 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1089
1090         * opcodes/i386-dis.c (MOD_VEX_W_0_0F41_P_0_LEN_1,
1091         MOD_VEX_W_1_0F41_P_0_LEN_1, MOD_VEX_W_0_0F41_P_2_LEN_1,
1092         MOD_VEX_W_1_0F41_P_2_LEN_1, MOD_VEX_W_0_0F42_P_0_LEN_1,
1093         MOD_VEX_W_1_0F42_P_0_LEN_1, MOD_VEX_W_0_0F42_P_2_LEN_1,
1094         MOD_VEX_W_1_0F42_P_2_LEN_1, MOD_VEX_W_0_0F44_P_0_LEN_1,
1095         MOD_VEX_W_1_0F44_P_0_LEN_1, MOD_VEX_W_0_0F44_P_2_LEN_1,
1096         MOD_VEX_W_1_0F44_P_2_LEN_1, MOD_VEX_W_0_0F45_P_0_LEN_1,
1097         MOD_VEX_W_1_0F45_P_0_LEN_1, MOD_VEX_W_0_0F45_P_2_LEN_1,
1098         MOD_VEX_W_1_0F45_P_2_LEN_1, MOD_VEX_W_0_0F46_P_0_LEN_1,
1099         MOD_VEX_W_1_0F46_P_0_LEN_1, MOD_VEX_W_0_0F46_P_2_LEN_1,
1100         MOD_VEX_W_1_0F46_P_2_LEN_1, MOD_VEX_W_0_0F47_P_0_LEN_1,
1101         MOD_VEX_W_1_0F47_P_0_LEN_1, MOD_VEX_W_0_0F47_P_2_LEN_1,
1102         MOD_VEX_W_1_0F47_P_2_LEN_1, MOD_VEX_W_0_0F4A_P_0_LEN_1,
1103         MOD_VEX_W_1_0F4A_P_0_LEN_1, MOD_VEX_W_0_0F4A_P_2_LEN_1,
1104         MOD_VEX_W_1_0F4A_P_2_LEN_1, MOD_VEX_W_0_0F4B_P_0_LEN_1,
1105         MOD_VEX_W_1_0F4B_P_0_LEN_1, MOD_VEX_W_0_0F4B_P_2_LEN_1,
1106         MOD_VEX_W_0_0F91_P_0_LEN_0, MOD_VEX_W_1_0F91_P_0_LEN_0,
1107         MOD_VEX_W_0_0F91_P_2_LEN_0, MOD_VEX_W_1_0F91_P_2_LEN_0,
1108         MOD_VEX_W_0_0F92_P_0_LEN_0, MOD_VEX_W_0_0F92_P_2_LEN_0,
1109         MOD_VEX_0F92_P_3_LEN_0, MOD_VEX_W_0_0F93_P_0_LEN_0,
1110         MOD_VEX_W_0_0F93_P_2_LEN_0, MOD_VEX_0F93_P_3_LEN_0,
1111         MOD_VEX_W_0_0F98_P_0_LEN_0, MOD_VEX_W_1_0F98_P_0_LEN_0,
1112         MOD_VEX_W_0_0F98_P_2_LEN_0, MOD_VEX_W_1_0F98_P_2_LEN_0,
1113         MOD_VEX_W_0_0F99_P_0_LEN_0, MOD_VEX_W_1_0F99_P_0_LEN_0,
1114         MOD_VEX_W_0_0F99_P_2_LEN_0, MOD_VEX_W_1_0F99_P_2_LEN_0,
1115         PREFIX_VEX_0F41, PREFIX_VEX_0F42, PREFIX_VEX_0F44,
1116         PREFIX_VEX_0F45, PREFIX_VEX_0F46, PREFIX_VEX_0F47,
1117         PREFIX_VEX_0F4A, PREFIX_VEX_0F4B, PREFIX_VEX_0F90,
1118         PREFIX_VEX_0F91, PREFIX_VEX_0F92, PREFIX_VEX_0F93,
1119         PREFIX_VEX_0F98, PREFIX_VEX_0F99, VEX_LEN_0F41_P_0,
1120         VEX_LEN_0F41_P_2, VEX_LEN_0F42_P_0, VEX_LEN_0F42_P_2,
1121         VEX_LEN_0F44_P_0, VEX_LEN_0F44_P_2, VEX_LEN_0F45_P_0,
1122         VEX_LEN_0F45_P_2, VEX_LEN_0F46_P_0, VEX_LEN_0F46_P_2,
1123         VEX_LEN_0F47_P_0, VEX_LEN_0F47_P_2, VEX_LEN_0F4A_P_0,
1124         VEX_LEN_0F4A_P_2, VEX_LEN_0F4B_P_0, VEX_LEN_0F4B_P_2,
1125         VEX_LEN_0F90_P_0, VEX_LEN_0F90_P_2, VEX_LEN_0F91_P_0,
1126         VEX_LEN_0F91_P_2, VEX_LEN_0F92_P_0, VEX_LEN_0F92_P_2,
1127         VEX_LEN_0F92_P_3, VEX_LEN_0F93_P_0, VEX_LEN_0F93_P_2,
1128         VEX_LEN_0F93_P_3, VEX_LEN_0F98_P_0, VEX_LEN_0F98_P_2,
1129         VEX_LEN_0F99_P_0, VEX_LEN_0F99_P_2, VEX_W_0F41_P_0_LEN_1,
1130         VEX_W_0F41_P_2_LEN_1, VEX_W_0F42_P_0_LEN_1,
1131         VEX_W_0F42_P_2_LEN_1, VEX_W_0F44_P_0_LEN_0,
1132         VEX_W_0F44_P_2_LEN_0, VEX_W_0F45_P_0_LEN_1,
1133         VEX_W_0F45_P_2_LEN_1, VEX_W_0F46_P_0_LEN_1,
1134         VEX_W_0F46_P_2_LEN_1, VEX_W_0F47_P_0_LEN_1,
1135         VEX_W_0F47_P_2_LEN_1, VEX_W_0F4A_P_0_LEN_1,
1136         VEX_W_0F4A_P_2_LEN_1, VEX_W_0F4B_P_0_LEN_1,
1137         VEX_W_0F4B_P_2_LEN_1, VEX_W_0F90_P_0_LEN_0,
1138         VEX_W_0F90_P_2_LEN_0, VEX_W_0F91_P_0_LEN_0,
1139         VEX_W_0F91_P_2_LEN_0, VEX_W_0F92_P_0_LEN_0,
1140         VEX_W_0F92_P_2_LEN_0, VEX_W_0F93_P_0_LEN_0,
1141         VEX_W_0F93_P_2_LEN_0, VEX_W_0F98_P_0_LEN_0,
1142         VEX_W_0F98_P_2_LEN_0, VEX_W_0F99_P_0_LEN_0,
1143         VEX_W_0F99_P_2_LEN_0): Delete.
1144         MOD_VEX_0F41_L_1, MOD_VEX_0F42_L_1, MOD_VEX_0F44_L_0,
1145         MOD_VEX_0F45_L_1, MOD_VEX_0F46_L_1, MOD_VEX_0F47_L_1,
1146         MOD_VEX_0F4A_L_1, MOD_VEX_0F4B_L_1, MOD_VEX_0F91_L_0,
1147         MOD_VEX_0F92_L_0, MOD_VEX_0F93_L_0, MOD_VEX_0F98_L_0,
1148         MOD_VEX_0F99_L_0, PREFIX_VEX_0F41_L_1_M_1_W_0,
1149         PREFIX_VEX_0F41_L_1_M_1_W_1, PREFIX_VEX_0F42_L_1_M_1_W_0,
1150         PREFIX_VEX_0F42_L_1_M_1_W_1, PREFIX_VEX_0F44_L_0_M_1_W_0,
1151         PREFIX_VEX_0F44_L_0_M_1_W_1, PREFIX_VEX_0F45_L_1_M_1_W_0,
1152         PREFIX_VEX_0F45_L_1_M_1_W_1, PREFIX_VEX_0F46_L_1_M_1_W_0,
1153         PREFIX_VEX_0F46_L_1_M_1_W_1, PREFIX_VEX_0F47_L_1_M_1_W_0,
1154         PREFIX_VEX_0F47_L_1_M_1_W_1, PREFIX_VEX_0F4A_L_1_M_1_W_0,
1155         PREFIX_VEX_0F4A_L_1_M_1_W_1, PREFIX_VEX_0F4B_L_1_M_1_W_0,
1156         PREFIX_VEX_0F4B_L_1_M_1_W_1, PREFIX_VEX_0F90_L_0_W_0,
1157         PREFIX_VEX_0F90_L_0_W_1, PREFIX_VEX_0F91_L_0_M_0_W_0,
1158         PREFIX_VEX_0F91_L_0_M_0_W_1, PREFIX_VEX_0F92_L_0_M_1_W_0,
1159         PREFIX_VEX_0F92_L_0_M_1_W_1, PREFIX_VEX_0F93_L_0_M_1_W_0,
1160         PREFIX_VEX_0F93_L_0_M_1_W_1, PREFIX_VEX_0F98_L_0_M_1_W_0,
1161         PREFIX_VEX_0F98_L_0_M_1_W_1, PREFIX_VEX_0F99_L_0_M_1_W_0,
1162         PREFIX_VEX_0F99_L_0_M_1_W_1, VEX_LEN_0F41, VEX_LEN_0F42,
1163         VEX_LEN_0F44, VEX_LEN_0F45, VEX_LEN_0F46, VEX_LEN_0F47,
1164         VEX_LEN_0F4A, VEX_LEN_0F4B, VEX_LEN_0F90, VEX_LEN_0F91,
1165         VEX_LEN_0F92, VEX_LEN_0F93, VEX_LEN_0F98, VEX_LEN_0F99,
1166         VEX_W_0F41_L_1_M_1, VEX_W_0F42_L_1_M_1, VEX_W_0F44_L_0_M_1,
1167         VEX_W_0F45_L_1_M_1, VEX_W_0F46_L_1_M_1, VEX_W_0F47_L_1_M_1,
1168         VEX_W_0F4A_L_1_M_1, VEX_W_0F4B_L_1_M_1, VEX_W_0F90_L_0,
1169         VEX_W_0F91_L_0_M_0, VEX_W_0F92_L_0_M_1, VEX_W_0F93_L_0_M_1,
1170         VEX_W_0F98_L_0_M_1, VEX_W_0F99_L_0_M_1): New.
1171         (prefix_table): No longer link to vex_len_table[] for opcodes
1172         0F41, 0F42, 0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91,
1173         0F92, 0F93, 0F98, and 0F99.
1174         (vex_table): Link to vex_len_table[] for opcodes 0F41, 0F42,
1175         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1176         0F98, and 0F99.
1177         (vex_len_table): Link to mod_table[] for opcodes 0F41, 0F42,
1178         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1179         0F98, and 0F99.
1180         (vex_w_table): Link to prefix_table[] for opcodes 0F41, 0F42,
1181         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1182         0F98, and 0F99.
1183         (mod_table): Link to vex_w_table[] for opcodes 0F41, 0F42,
1184         0F44, 0F45, 0F46, 0F47, 0F4A, 0F4B, 0F90, 0F91, 0F92, 0F93,
1185         0F98, and 0F99.
1186
1187 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1188
1189         * opcodes/i386-dis.c (VEX_REG_0F71, VEX_REG_0F72, VEX_REG_0F73):
1190         Rename to REG_VEX_0F71_M_0, REG_VEX_0F72_M_0, and
1191         REG_VEX_0F73_M_0 respectively.
1192         (MOD_VEX_0F71_REG_2, MOD_VEX_0F71_REG_4, MOD_VEX_0F71_REG_6,
1193         MOD_VEX_0F72_REG_2, MOD_VEX_0F72_REG_4, MOD_VEX_0F72_REG_6,
1194         MOD_VEX_0F73_REG_2, MOD_VEX_0F73_REG_3, MOD_VEX_0F73_REG_6,
1195         MOD_VEX_0F73_REG_7): Delete.
1196         (MOD_VEX_0F71, MOD_VEX_0F72, MOD_VEX_0F73): New.
1197         (PREFIX_VEX_0F38F5, PREFIX_VEX_0F38F6, PREFIX_VEX_0F38F7,
1198         PREFIX_VEX_0F3AF0): Rename to PREFIX_VEX_0F38F5_L_0,
1199         PREFIX_VEX_0F38F6_L_0, PREFIX_VEX_0F38F7_L_0,
1200         PREFIX_VEX_0F3AF0_L_0 respectively.
1201         (VEX_LEN_0F38F3_R_1, VEX_LEN_0F38F3_R_2, VEX_LEN_0F38F3_R_3,
1202         VEX_LEN_0F38F5_P_0, VEX_LEN_0F38F5_P_1, VEX_LEN_0F38F5_P_3,
1203         VEX_LEN_0F38F6_P_3, VEX_LEN_0F38F7_P_0, VEX_LEN_0F38F7_P_1,
1204         VEX_LEN_0F38F7_P_2, VEX_LEN_0F38F7_P_3): Delete.
1205         (VEX_LEN_0F38F3, VEX_LEN_0F38F5, VEX_LEN_0F38F6,
1206         VEX_LEN_0F38F7): New.
1207         (VEX_LEN_0F3AF0_P_3): Rename to VEX_LEN_0F3AF0.
1208         (reg_table): No longer link to mod_table[] for VEX opcodes 0F71,
1209         0F72, and 0F73. No longer link to vex_len_table[] for opcode
1210         0F38F3.
1211         (prefix_table): No longer link to vex_len_table[] for opcodes
1212         0F38F5, 0F38F6, 0F38F7, and 0F3AF0.
1213         (vex_table): Link to mod_table[] for opcodes 0F71, 0F72, and
1214         0F73. Link to vex_len_table[] for opcodes 0F38F3, 0F38F5,
1215         0F38F6, 0F38F7, and 0F3AF0.
1216         (vex_len_table): Link to reg_table[] for opcode 0F38F3. Link to
1217         prefix_table[] for opcodes 0F38F5, 0F38F6, 0F38F7, and 0F3AF0.
1218         (mod_table): Link to reg_table[] for VEX opcodes 0F71, 0F72, and
1219         0F73.
1220
1221 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1222
1223         * opcodes/i386-dis.c (REG_0F71, REG_0F72, REG_0F73): Rename to
1224         REG_0F71_MOD_0, REG_0F72_MOD_0, and REG_0F73_MOD_0 respectively.
1225         (MOD_0F71_REG_2, MOD_0F71_REG_4, MOD_0F71_REG_6, MOD_0F72_REG_2,
1226         MOD_0F72_REG_4, MOD_0F72_REG_6, MOD_0F73_REG_2, MOD_0F73_REG_3,
1227         MOD_0F73_REG_6, MOD_0F73_REG_7): Delete.
1228         (MOD_0F71, MOD_0F72, MOD_0F73): New.
1229         (dis386_twobyte): Link to mod_table[] for opcodes 71, 72, and
1230         73.
1231         (reg_table): No longer link to mod_table[] for opcodes 0F71,
1232         0F72, and 0F73.
1233         (mod_table): Link to reg_table[] for opcodes 0F71, 0F72, and
1234         0F73.
1235
1236 2021-03-10  Jan Beulich  <jbeulich@suse.com>
1237
1238         * opcodes/i386-dis.c (MOD_0F18_REG_4, MOD_0F18_REG_5,
1239         MOD_0F18_REG_6, MOD_0F18_REG_7): Delete.
1240         (reg_table): Don't link to mod_table[] where not needed. Add
1241         PREFIX_IGNORED to nop entries.
1242         (prefix_table): Replace PREFIX_OPCODE in nop entries.
1243         (mod_table): Add nop entries next to prefetch ones. Drop
1244         MOD_0F18_REG_4, MOD_0F18_REG_5, MOD_0F18_REG_6, and
1245         MOD_0F18_REG_7 entries. Add PREFIX_IGNORED to nop entries.
1246         (rm_table): Add PREFIX_IGNORED to nop entries. Drop
1247         PREFIX_OPCODE from endbr* entries.
1248         (get_valid_dis386): Also consider entry's name when zapping
1249         vindex.
1250         (print_insn): Handle PREFIX_IGNORED.
1251
1252 2021-03-09  Jan Beulich  <jbeulich@suse.com>
1253
1254         * opcodes/i386-gen.c (opcode_modifiers): Delete NoTrackPrefixOk,
1255         IsLockable, RepPrefixOk, and HLEPrefixOk elements. Add PrefixOk
1256         element.
1257         * opcodes/i386-opc.h (NoTrackPrefixOk, IsLockable, HLEPrefixNone,
1258         HLEPrefixLock, HLEPrefixAny, HLEPrefixRelease): Delete.
1259         (PrefixNone, PrefixRep, PrefixHLERelease, PrefixNoTrack,
1260         PrefixLock, PrefixHLELock, PrefixHLEAny): Define.
1261         (struct i386_opcode_modifier): Delete notrackprefixok,
1262         islockable, hleprefixok, and repprefixok fields. Add prefixok
1263         field.
1264         * opcodes/i386-opc.tbl (RepPrefixOk, LockPrefixOk, HLEPrefixAny,
1265         HLEPrefixLock, HLEPrefixRelease, NoTrackPrefixOk): Define.
1266         (mov, xchg, add, inc, sub, dec, sbb, and, or, xor, adc, neg,
1267         not, btc, btr, bts, xadd, cmpxchg, cmpxchg8b, movq, cmpxchg16b):
1268         Replace HLEPrefixOk.
1269         * opcodes/i386-tbl.h: Re-generate.
1270
1271 2021-03-09  Jan Beulich  <jbeulich@suse.com>
1272
1273         * opcodes/i386-dis.c (dis386_twobyte): Add %LQ to sysexit.
1274         * opcodes/i386-opc.tbl (sysexit): Drop No_lSuf and No_qSuf from
1275         64-bit form.
1276         * opcodes/i386-tbl.h: Re-generate.
1277
1278 2021-03-03  Jan Beulich  <jbeulich@suse.com>
1279
1280         * i386-gen.c (output_i386_opcode): Don't get operand count. Look
1281         for {} instead of {0}. Don't look for '0'.
1282         * i386-opc.tbl: Drop operand count field. Drop redundant operand
1283         size specifiers.
1284
1285 2021-02-19  Nelson Chu  <nelson.chu@sifive.com>
1286
1287         PR 27158
1288         * riscv-dis.c (print_insn_args): Updated encoding macros.
1289         * riscv-opc.c (MASK_RVC_IMM): defined to ENCODE_CITYPE_IMM.
1290         (match_c_addi16sp): Updated encoding macros.
1291         (match_c_lui): Likewise.
1292         (match_c_lui_with_hint): Likewise.
1293         (match_c_addi4spn): Likewise.
1294         (match_c_slli): Likewise.
1295         (match_slli_as_c_slli): Likewise.
1296         (match_c_slli64): Likewise.
1297         (match_srxi_as_c_srxi): Likewise.
1298         (riscv_insn_types): Added .insn css/cl/cs.
1299
1300 2021-02-18  Nelson Chu  <nelson.chu@sifive.com>
1301
1302         * riscv-dis.c: Included cpu-riscv.h, and removed elfxx-riscv.h.
1303         (default_priv_spec): Updated type to riscv_spec_class.
1304         (parse_riscv_dis_option): Updated.
1305         * riscv-opc.c: Moved stuff and make the file tidy.
1306
1307 2021-02-17  Alan Modra  <amodra@gmail.com>
1308
1309         * wasm32-dis.c: Include limits.h.
1310         (CHAR_BIT): Provide backup define.
1311         (wasm_read_leb128): Use CHAR_BIT to size "result" in bits.
1312         Correct signed overflow checking.
1313
1314 2021-02-16  Jan Beulich  <jbeulich@suse.com>
1315
1316         * i386-opc.tbl: Split CVTPI2PD template. Add SSE2AVX variant.
1317         * i386-tbl.h: Re-generate.
1318
1319 2021-02-16  Jan Beulich  <jbeulich@suse.com>
1320
1321         * i386-gen.c (set_bitfield): Don't look for CpuFP, Mmword, nor
1322         Oword.
1323         * i386-opc.tbl (CpuFP, Mmword, Oword): Define.
1324
1325 2021-02-15  Andreas Krebbel  <krebbel@linux.ibm.com>
1326
1327         * s390-mkopc.c (main): Accept arch14 as cpu string.
1328         * s390-opc.txt: Add new arch14 instructions.
1329
1330 2021-02-04  Nick Alcock  <nick.alcock@oracle.com>
1331
1332         * configure.ac (SHARED_LIBADD): Remove explicit -lintl population in
1333         favour of LIBINTL.
1334         * configure: Regenerated.
1335
1336 2021-02-08  Mike Frysinger  <vapier@gentoo.org>
1337
1338         * tic54x-dis.c (sprint_mmr): Change to tic54x_mmregs.
1339         * tic54x-opc.c (regs): Rename to ...
1340         (tic54x_regs): ... this.
1341         (mmregs): Rename to ...
1342         (tic54x_mmregs): ... this.
1343         (condition_codes): Rename to ...
1344         (tic54x_condition_codes): ... this.
1345         (cc2_codes): Rename to ...
1346         (tic54x_cc2_codes): ... this.
1347         (cc3_codes): Rename to ...
1348         (tic54x_cc3_codes): ... this.
1349         (status_bits): Rename to ...
1350         (tic54x_status_bits): ... this.
1351         (misc_symbols): Rename to ...
1352         (tic54x_misc_symbols): ... this.
1353
1354 2021-02-04  Nelson Chu  <nelson.chu@sifive.com>
1355
1356         * riscv-opc.c (MASK_RVB_IMM): Removed.
1357         (riscv_opcodes): Removed zb* instructions.
1358         (riscv_ext_version_table): Removed versions for zb*.
1359
1360 2021-01-26  Alan Modra  <amodra@gmail.com>
1361
1362         * i386-gen.c (parse_template): Ensure entire template_instance
1363         is initialised.
1364
1365 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1366
1367         * riscv-opc.c (riscv_gpr_names_abi): Aligned the code.
1368         (riscv_fpr_names_abi): Likewise.
1369         (riscv_opcodes): Likewise.
1370         (riscv_insn_types): Likewise.
1371
1372 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1373
1374         * riscv-dis.c (parse_riscv_dis_option): Fix typos of message.
1375
1376 2021-01-15  Nelson Chu  <nelson.chu@sifive.com>
1377
1378         * riscv-dis.c: Comments tidy and improvement.
1379         * riscv-opc.c: Likewise.
1380
1381 2021-01-13  Alan Modra  <amodra@gmail.com>
1382
1383         * Makefile.in: Regenerate.
1384
1385 2021-01-12  H.J. Lu  <hongjiu.lu@intel.com>
1386
1387         PR binutils/26792
1388         * configure.ac: Use GNU_MAKE_JOBSERVER.
1389         * aclocal.m4: Regenerated.
1390         * configure: Likewise.
1391
1392 2021-01-12  Nick Clifton  <nickc@redhat.com>
1393
1394         * po/sr.po: Updated Serbian translation.
1395
1396 2021-01-11  H.J. Lu  <hongjiu.lu@intel.com>
1397
1398         PR ld/27173
1399         * configure: Regenerated.
1400
1401 2021-01-11  Kyrylo Tkachov  <kyrylo.tkachov@arm.com>
1402
1403         * aarch64-asm-2.c: Regenerate.
1404         * aarch64-dis-2.c: Likewise.
1405         * aarch64-opc-2.c: Likewise.
1406         * aarch64-opc.c (aarch64_print_operand):
1407         Delete handling of AARCH64_OPND_CSRE_CSR.
1408         * aarch64-tbl.h (aarch64_feature_csre): Delete.
1409         (CSRE): Likewise.
1410         (_CSRE_INSN): Likewise.
1411         (aarch64_opcode_table): Delete csr.
1412
1413 2021-01-11  Nick Clifton  <nickc@redhat.com>
1414
1415         * po/de.po: Updated German translation.
1416         * po/fr.po: Updated French translation.
1417         * po/pt_BR.po: Updated Brazilian Portuguese translation.
1418         * po/sv.po: Updated Swedish translation.
1419         * po/uk.po: Updated Ukranian translation.
1420
1421 2021-01-09  H.J. Lu  <hongjiu.lu@intel.com>
1422
1423         * configure: Regenerated.
1424
1425 2021-01-09  Nick Clifton  <nickc@redhat.com>
1426
1427         * configure: Regenerate.
1428         * po/opcodes.pot: Regenerate.
1429
1430 2021-01-09  Nick Clifton  <nickc@redhat.com>
1431
1432         * 2.36 release branch crated.
1433
1434 2021-01-08  Peter Bergner  <bergner@linux.ibm.com>
1435
1436         * ppc-opc.c (insert_dw, (extract_dw): New functions.
1437         (DW, (XRC_MASK): Define.
1438         (powerpc_opcodes) <hashchk, hashchkp, hashst, haststp>: New mnemonics.
1439
1440 2021-01-09  Alan Modra  <amodra@gmail.com>
1441
1442         * configure: Regenerate.
1443
1444 2021-01-08  Nick Clifton  <nickc@redhat.com>
1445
1446         * po/sv.po: Updated Swedish translation.
1447
1448 2021-01-08  Nick Clifton  <nickc@redhat.com>
1449
1450         PR 27129
1451         * aarch64-dis.c (determine_disassembling_preference): Move call to
1452         aarch64_match_operands_constraint outside of the assertion.
1453         * aarch64-asm.c (aarch64_ins_limm_1): Remove call to assert.
1454         Replace with a return of FALSE.
1455
1456         PR 27139
1457         * aarch64-opc.c (aarch64_sys_regs): Treat id_aa64mmfr2_el1 as a
1458         core system register.
1459
1460 2021-01-07  Samuel Thibault  <samuel.thibault@gnu.org>
1461
1462         * configure: Regenerate.
1463
1464 2021-01-07  Nick Clifton  <nickc@redhat.com>
1465
1466         * po/fr.po: Updated French translation.
1467
1468 2021-01-07  Fredrik Noring  <noring@nocrew.org>
1469
1470         * m68k-opc.c (chkl): Change minimum architecture requirement to
1471         m68020.
1472
1473 2021-01-07  Philipp Tomsich  <prt@gnu.org>
1474
1475         * riscv-opc.c (riscv_opcodes): Add pause hint instruction.
1476
1477 2021-01-07  Claire Xenia Wolf  <claire@symbioticeda.com>
1478             Jim Wilson  <jimw@sifive.com>
1479             Andrew Waterman  <andrew@sifive.com>
1480             Maxim Blinov  <maxim.blinov@embecosm.com>
1481             Kito Cheng  <kito.cheng@sifive.com>
1482             Nelson Chu  <nelson.chu@sifive.com>
1483
1484         * riscv-opc.c (riscv_opcodes): Add ZBA/ZBB/ZBC instructions.
1485         (MASK_RVB_IMM): Used for rev8 and orc.b encoding.
1486
1487 2021-01-01  Alan Modra  <amodra@gmail.com>
1488
1489         Update year range in copyright notice of all files.
1490
1491 For older changes see ChangeLog-2020
1492 \f
1493 Copyright (C) 2021-2025 Free Software Foundation, Inc.
1494
1495 Copying and distribution of this file, with or without modification,
1496 are permitted in any medium without royalty provided the copyright
1497 notice and this notice are preserved.
1498
1499 Local Variables:
1500 mode: change-log
1501 left-margin: 8
1502 fill-column: 74
1503 version-control: never
1504 End: