src/soc/intel/xeon_sp/skx/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 config SOC_INTEL_SKYLAKE_SP
   4         bool
   5         select XEON_SP_COMMON_BASE
   6         select PLATFORM_USES_FSP2_0
   7         select NO_FSP_TEMP_RAM_EXIT
   8         select UDK_202005_BINDING
   9         help
  10           Intel Skylake-SP support
  11
  12 if SOC_INTEL_SKYLAKE_SP
  13
  14 config FSP_HEADER_PATH
  15           string "Location of FSP headers"
  16           default "src/vendorcode/intel/fsp/fsp2_0/skylake_sp"
  17
  18 config MAX_SOCKET
  19         int
  20         default 2
  21
  22 # For 2S config, the number of cpus could be as high as
  23 # 2 threads * 20 cores * 2 sockets
  24 config MAX_CPUS
  25         int
  26         default 80
  27
  28 config PCR_BASE_ADDRESS
  29         hex
  30         default 0xfd000000
  31         help
  32           This option allows you to select MMIO Base Address of sideband bus.
  33
  34 config DCACHE_RAM_BASE
  35         hex
  36         default 0xfe800000
  37
  38 config DCACHE_RAM_SIZE
  39         hex
  40         default 0x200000
  41
  42 config DCACHE_BSP_STACK_SIZE
  43         hex
  44         default 0x10000
  45
  46 config CPU_MICROCODE_CBFS_LOC
  47         hex
  48         default 0xfff0fdc0
  49
  50 config CPU_MICROCODE_CBFS_LEN
  51         hex
  52         default 0x7C00
  53
  54 config IED_REGION_SIZE
  55         hex
  56         default 0x400000
  57
  58 config IFD_CHIPSET
  59         string
  60         default "lbg"
  61
  62 config XEON_SP_HAVE_IIO_IOAPIC
  63         bool
  64         default y
  65
  66 endif