?  search:
summary | log | graphiclog1 | graphiclog2 | commit | commitdiff | tree | refs | edit | fork
blame | history | raw | HEAD
soc/intel/common/block/itss: Route PCI INT pin to PIRQ using PIR
[coreboot2.git] / util / inteltool / gpio_names / alderlake_h.h
blob0bd0151049c67f8ffa08711ff1daf4f9f0cf5be2
1 /* SPDX-License-Identifier: GPL-2.0-only */
2
3 #ifndef GPIO_NAMES_ALDERLAKE_H
4 #define GPIO_NAMES_ALDERLAKE_H
5
6 #include "gpio_groups.h"
7
8 /* ----------------------------- Alder Lake H ----------------------------- */
9
10 const char *const alderlake_pch_h_group_a_names[] = {
11 "GPP_A0", "ESPI_IO0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A0",
12 "GPP_A1", "ESPI_IO1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A1",
13 "GPP_A2", "ESPI_IO2", "SUSWARN# / SUSPWRDNACK", "n/a", "n/a", "n/a", "USB_C_GPP_A2",
14 "GPP_A3", "ESPI_IO3", "SUSACK#", "n/a", "n/a", "n/a", "USB_C_GPP_A3",
15 "GPP_A4", "ESPI_CS0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A4",
16 "GPP_A5", "ESPI_CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A5",
17 "GPP_A6", "ESPI_RESET#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A6",
18 "GPP_A7", "ESPI_CS1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A7",
19 "GPP_A8", "ESPI_CS2#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A8",
20 "GPP_A9", "ESPI_CS3#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A9",
21 "GPP_A10", "ESPI_ALERT0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A10",
22 "GPP_A11", "ESPI_ALERT1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A11",
23 "GPP_A12", "ESPI_ALERT2#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A12",
24 "GPP_A13", "ESPI_ALERT3#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A13",
25 "GPP_A14", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_A14",
26 "ESPI_CLK_LOOPBK", "ESPI_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a",
27 };
28
29 const struct gpio_group alderlake_pch_h_group_a = {
30 .display = "------- GPIO Group GPP_A -------",
31 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_a_names) / 7,
32 .func_count = 7,
33 .pad_names = alderlake_pch_h_group_a_names,
34 };
35
36 const char *const alderlake_pch_h_group_b_names[] = {
37 "GPP_B0", "PCIE_LNK_DOWN", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B0",
38 "GPP_B1", "ISH_UART0_RTS#", "GSPI2_CS1#", "n/a", "n/a", "n/a", "USB_C_GPP_B1",
39 "GPP_B2", "VRALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B2",
40 "GPP_B3", "CPU_GP2", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B3",
41 "GPP_B4", "CPU_GP3", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B4",
42 "GPP_B5", "SX_EXIT_HOLDOFF#", "ISH_GP6", "n/a", "n/a", "n/a", "USB_C_GPP_B5",
43 "GPP_B6", "CLKOUT_48", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B6",
44 "GPP_B7", "ISH_GP7", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B7",
45 "GPP_B8", "ISH_GP0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B8",
46 "GPP_B9", "ISH_GP1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B9",
47 "GPP_B10", "ISH_GP2", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B10",
48 "GPP_B11", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B11",
49 "GPP_B12", "SLP_S0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B12",
50 "GPP_B13", "PLTRST#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B13",
51 "GPP_B14", "SPKR", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B14",
52 "GPP_B15", "ISH_GP3", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B15",
53 "GPP_B16", "ISH_GP4", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B16",
54 "GPP_B17", "ISH_GP5", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B17",
55 "GPP_B18", "PMCALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B18",
56 "GPP_B19", "RSVD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B19",
57 "GPP_B20", "RSVD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B20",
58 "GPP_B21", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B21",
59 "GPP_B22", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_B22",
60 "GPP_B23", "SML1ALERT#", "PCHHOT#", "n/a", "n/a", "n/a", "USB_C_GPP_B23",
61 };
62
63 const struct gpio_group alderlake_pch_h_group_b = {
64 .display = "------- GPIO Group GPP_B -------",
65 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_b_names) / 7,
66 .func_count = 7,
67 .pad_names = alderlake_pch_h_group_b_names,
68 };
69
70 const char *const alderlake_pch_h_group_c_names[] = {
71 "GPP_C0", "SMBCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C0",
72 "GPP_C1", "SMBDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C1",
73 "GPP_C2", "SMBALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C2",
74 "GPP_C3", "ISH_UART0_RXD", "n/a", "I2C2_SDA", "n/a", "n/a", "USB_C_GPP_C3",
75 "GPP_C4", "ISH_UART0_TXD", "n/a", "I2C2_SCL", "n/a", "n/a", "USB_C_GPP_C4",
76 "GPP_C5", "SML0ALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C5",
77 "GPP_C6", "ISH_I2C2_SDA", "I2C3_SDA", "n/a", "n/a", "n/a", "USB_C_GPP_C6",
78 "GPP_C7", "ISH_I2C2_SCL", "I2C3_SCL", "n/a", "n/a", "n/a", "USB_C_GPP_C7",
79 "GPP_C8", "UART0_RXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C8",
80 "GPP_C9", "UART0_TXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C9",
81 "GPP_C10", "UART0_RTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C10",
82 "GPP_C11", "UART0_CTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C11",
83 "GPP_C12", "UART1_RXD", "ISH_UART1_RXD", "n/a", "n/a", "n/a", "USB_C_GPP_C12",
84 "GPP_C13", "UART1_TXD", "ISH_UART1_TXD", "n/a", "n/a", "n/a", "USB_C_GPP_C13",
85 "GPP_C14", "UART1_RTS#", "ISH_UART1_RTS#", "n/a", "n/a", "n/a", "USB_C_GPP_C14",
86 "GPP_C15", "UART1_CTS#", "ISH_UART1_CTS#", "n/a", "n/a", "n/a", "USB_C_GPP_C15",
87 "GPP_C16", "I2C0_SDA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C16",
88 "GPP_C17", "I2C0_SCL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C17",
89 "GPP_C18", "I2C1_SDA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C18",
90 "GPP_C19", "I2C1_SCL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C19",
91 "GPP_C20", "UART2_RXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C20",
92 "GPP_C21", "UART2_TXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C21",
93 "GPP_C22", "UART2_RTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C22",
94 "GPP_C23", "UART2_CTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_C23",
95 };
96
97 const struct gpio_group alderlake_pch_h_group_c = {
98 .display = "------- GPIO Group GPP_C -------",
99 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_c_names) / 7,
100 .func_count = 7,
101 .pad_names = alderlake_pch_h_group_c_names,
102 };
103
104 const char *const alderlake_pch_h_group_d_names[] = {
105 "GPP_D0", "SRCCLKREQ0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D0",
106 "GPP_D1", "SRCCLKREQ1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D1",
107 "GPP_D2", "SRCCLKREQ2#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D2",
108 "GPP_D3", "SRCCLKREQ3#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D3",
109 "GPP_D4", "SML1CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D4",
110 "GPP_D5", "I2S2_SFRM", "CNV_RF_RESET#", "n/a", "n/a", "n/a", "USB_C_GPP_D5",
111 "GPP_D6", "I2S2_TXD", "n/a", "MODEM_CLKREQ", "n/a", "n/a", "USB_C_GPP_D6",
112 "GPP_D7", "I2S2_RXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D7",
113 "GPP_D8", "I2S2_SCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D8",
114 "GPP_D9", "SML0CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D9",
115 "GPP_D10", "SML0DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D10",
116 "GPP_D11", "SRCCLKREQ4#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D11",
117 "GPP_D12", "SRCCLKREQ5#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D12",
118 "GPP_D13", "SRCCLKREQ6#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D13",
119 "GPP_D14", "SRCCLKREQ7#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D14",
120 "GPP_D15", "SML1DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D15",
121 "GPP_D16", "GSPI3_CS0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D16",
122 "GPP_D17", "GSPI3_CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D17",
123 "GPP_D18", "GSPI3_MISO", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D18",
124 "GPP_D19", "GSPI3_MOSI", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D19",
125 "GPP_D20", "UART3_RXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D20",
126 "GPP_D21", "UART3_TXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D21",
127 "GPP_D22", "UART3_RTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D22",
128 "GPP_D23", "UART3_CTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_D23",
129 };
130
131 const struct gpio_group alderlake_pch_h_group_d = {
132 .display = "------- GPIO Group GPP_D -------",
133 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_d_names) / 7,
134 .func_count = 7,
135 .pad_names = alderlake_pch_h_group_d_names,
136 };
137
138 const char *const alderlake_pch_h_group_e_names[] = {
139 "GPP_E0", "SATAXPCIE0", "SATAGP0", "n/a", "n/a", "n/a", "USB_C_GPP_E0",
140 "GPP_E1", "SATAXPCIE1", "SATAGP1", "n/a", "n/a", "n/a", "USB_C_GPP_E1",
141 "GPP_E2", "SATAXPCIE2", "SATAGP2", "n/a", "n/a", "n/a", "USB_C_GPP_E2",
142 "GPP_E3", "CPU_GP0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E3",
143 "GPP_E4", "SATA_DEVSLP0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E4",
144 "GPP_E5", "SATA_DEVSLP1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E5",
145 "GPP_E6", "SATA_DEVSLP2", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E6",
146 "GPP_E7", "CPU_GP1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E7",
147 "GPP_E8", "SATALED#", "SPI1_CS1#", "n/a", "n/a", "n/a", "USB_C_GPP_E8",
148 "GPP_E9", "USB_OC0#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E9",
149 "GPP_E10", "USB_OC1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E10",
150 "GPP_E11", "USB_OC2#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E11",
151 "GPP_E12", "USB_OC3#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E12",
152 "GPP_E13", "n/a", "n/a", "SBK0", "BK0", "n/a", "USB_C_GPP_E13",
153 "GPP_E14", "n/a", "n/a", "SBK1", "BK1", "n/a", "USB_C_GPP_E14",
154 "GPP_E15", "n/a", "n/a", "SBK2", "BK2", "n/a", "USB_C_GPP_E15",
155 "GPP_E16", "n/a", "n/a", "SBK3", "BK3", "n/a", "USB_C_GPP_E16",
156 "GPP_E17", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E17",
157 "GPP_E18", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E18",
158 "GPP_E19", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E19",
159 "GPP_E20", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E20",
160 "GPP_E21", "ISH_UART0_CTS#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_E21",
161 "SPI1_THC0_CLK_LOOPBK", "SPI1_THC0_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a",
162 };
163
164 const struct gpio_group alderlake_pch_h_group_e = {
165 .display = "------- GPIO Group GPP_E -------",
166 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_e_names) / 7,
167 .func_count = 7,
168 .pad_names = alderlake_pch_h_group_e_names,
169 };
170
171 const char *const alderlake_pch_h_group_f_names[] = {
172 "GPP_F0", "SATAXPCIE3", "SATAGP3", "n/a", "n/a", "n/a", "USB_C_GPP_F0",
173 "GPP_F1", "SATAXPCIE4", "SATAGP4", "n/a", "n/a", "n/a", "USB_C_GPP_F1",
174 "GPP_F2", "SATAXPCIE5", "SATAGP5", "n/a", "n/a", "n/a", "USB_C_GPP_F2",
175 "GPP_F3", "SATAXPCIE6", "SATAGP6", "n/a", "n/a", "n/a", "USB_C_GPP_F3",
176 "GPP_F4", "SATAXPCIE7", "SATAGP7", "n/a", "n/a", "n/a", "USB_C_GPP_F4",
177 "GPP_F5", "SATA_DEVSLP3", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F5",
178 "GPP_F6", "SATA_DEVSLP4", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F6",
179 "GPP_F7", "SATA_DEVSLP5", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F7",
180 "GPP_F8", "SATA_DEVSLP6", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F8",
181 "GPP_F9", "SATA_DEVSLP7", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F9",
182 "GPP_F10", "SATA_SCLOCK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F10",
183 "GPP_F11", "SATA_SLOAD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F11",
184 "GPP_F12", "SATA_SDATAOUT1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F12",
185 "GPP_F13", "SATA_SDATAOUT0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F13",
186 "GPP_F14", "PS_ON#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F14",
187 "GPP_F15", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F15",
188 "GPP_F16", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F16",
189 "GPP_F17", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F17",
190 "GPP_F18", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F18",
191 "GPP_F19", "eDP_VDDEN", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F19",
192 "GPP_F20", "eDP_BKLTEN", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F20",
193 "GPP_F21", "eDP_BKLTCTL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F21",
194 "GPP_F22", "VNN_CTRL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F22",
195 "GPP_F23", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_F23",
196 };
197
198 const struct gpio_group alderlake_pch_h_group_f = {
199 .display = "------- GPIO Group GPP_F -------",
200 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_f_names) / 7,
201 .func_count = 7,
202 .pad_names = alderlake_pch_h_group_f_names,
203 };
204
205 const char *const alderlake_pch_h_group_g_names[] = {
206 "GPP_G0", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G0",
207 "GPP_G1", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G1",
208 "GPP_G2", "DNX_FORCE_RELOAD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G2",
209 "GPP_G3", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G3",
210 "GPP_G4", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G4",
211 "GPP_G5", "SLP_DRAM#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G5",
212 "GPP_G6", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G6",
213 "GPP_G7", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_G7",
214 };
215
216 const struct gpio_group alderlake_pch_h_group_g = {
217 .display = "------- GPIO Group GPP_G -------",
218 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_g_names) / 7,
219 .func_count = 7,
220 .pad_names = alderlake_pch_h_group_g_names,
221 };
222
223 const char *const alderlake_pch_h_group_h_names[] = {
224 "GPP_H0", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H0",
225 "GPP_H1", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H1",
226 "GPP_H2", "SRCCLKREQ8#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H2",
227 "GPP_H3", "SRCCLKREQ9#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H3",
228 "GPP_H4", "SRCCLKREQ10#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H4",
229 "GPP_H5", "SRCCLKREQ11#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H5",
230 "GPP_H6", "SRCCLKREQ12#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H6",
231 "GPP_H7", "SRCCLKREQ13#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H7",
232 "GPP_H8", "SRCCLKREQ14#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H8",
233 "GPP_H9", "SRCCLKREQ15#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H9",
234 "GPP_H10", "SML2CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H10",
235 "GPP_H11", "SML2DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H11",
236 "GPP_H12", "SML2ALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H12",
237 "GPP_H13", "SML3CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H13",
238 "GPP_H14", "SML3DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H14",
239 "GPP_H15", "SML3ALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H15",
240 "GPP_H16", "SML4CLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H16",
241 "GPP_H17", "SML4DATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H17",
242 "GPP_H18", "SML4ALERT#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H18",
243 "GPP_H19", "ISH_I2C0_SDA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H19",
244 "GPP_H20", "ISH_I2C0_SCL", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H20",
245 "GPP_H21", "ISH_I2C1_SDA", "SMI#", "n/a", "n/a", "n/a", "USB_C_GPP_H21",
246 "GPP_H22", "ISH_I2C1_SCL", "NMI#", "n/a", "n/a", "n/a", "USB_C_GPP_H22",
247 "GPP_H23", "TIME_SYNC0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_H23",
248
249 };
250
251 const struct gpio_group alderlake_pch_h_group_h = {
252 .display = "------- GPIO Group GPP_H -------",
253 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_h_names) / 7,
254 .func_count = 7,
255 .pad_names = alderlake_pch_h_group_h_names,
256 };
257
258 const char *const alderlake_pch_h_group_i_names[] = {
259 "GPP_I0", "EXT_PWR_GATE#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_I0",
260 "GPP_I1", "DDSP_HPD1", "DISP_MISC1", "n/a", "n/a", "n/a", "USB_C_GPP_I1",
261 "GPP_I2", "DDSP_HPD2", "DISP_MISC2", "n/a", "n/a", "n/a", "USB_C_GPP_I2",
262 "GPP_I3", "DDSP_HPD3", "DISP_MISC3", "n/a", "n/a", "n/a", "USB_C_GPP_I3",
263 "GPP_I4", "DDSP_HPD4", "DISP_MISC4", "n/a", "n/a", "n/a", "USB_C_GPP_I4",
264 "GPP_I5", "DDPB_CTRLCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_I5",
265 "GPP_I6", "DDPB_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_I6",
266 "GPP_I7", "DDPC_CTRLCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_I7",
267 "GPP_I8", "DDPC_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_I8",
268 "GPP_I9", "GSPI0_CS1#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_I9",
269 "GPP_I10", "GSPI1_CS1#", "TIME_SYNC1", "n/a", "n/a", "n/a", "USB_C_GPP_I10",
270 "GPP_I11", "USB_OC4#", "I2C4_SDA", "n/a", "n/a", "n/a", "USB_C_GPP_I11",
271 "GPP_I12", "USB_OC5#", "I2C4_SCL", "n/a", "n/a", "n/a", "USB_C_GPP_I12",
272 "GPP_I13", "USB_OC6#", "I2C5_SDA", "n/a", "n/a", "n/a", "USB_C_GPP_I13",
273 "GPP_I14", "USB_OC7#", "I2C5_SCL", "n/a", "n/a", "n/a", "USB_C_GPP_I14",
274 "GPP_I15", "GSPI0_CS0#", "n/a", "n/a", "n/a", "n/a", "n/a",
275 "GPP_I16", "GSPI0_CLK", "n/a", "n/a", "n/a", "n/a", "n/a",
276 "GPP_I17", "GSPI0_MISO", "n/a", "n/a", "n/a", "n/a", "n/a",
277 "GPP_I18", "GSPI0_MOSI", "n/a", "n/a", "n/a", "n/a", "n/a",
278 "GPP_I19", "GSPI1_CS0#", "n/a", "n/a", "n/a", "n/a", "n/a",
279 "GPP_I20", "GSPI1_CLK", "n/a", "n/a", "n/a", "n/a", "n/a",
280 "GPP_I21", "GSPI1_MISO", "n/a", "n/a", "n/a", "n/a", "n/a",
281 "GPP_I22", "GSPI1_MOSI", "n/a", "n/a", "n/a", "n/a", "n/a",
282 "GSPI0_CLK_LOOPBK", "GSPI0_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a",
283 "GSPI1_CLK_LOOPBK", "GSPI1_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a",
284
285 };
286
287 const struct gpio_group alderlake_pch_h_group_i = {
288 .display = "------- GPIO Group GPP_I -------",
289 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_i_names) / 7,
290 .func_count = 7,
291 .pad_names = alderlake_pch_h_group_i_names,
292 };
293
294 const char *const alderlake_pch_h_group_j_names[] = {
295 "GPP_J0", "CNV_PA_BLANKING", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_J0",
296 "GPP_J1", "CPU_C10_GATE#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_J1",
297 "GPP_J2", "CNV_BRI_DT", "UART0_RTS#", "n/a", "n/a", "n/a", "USB_C_GPP_J2",
298 "GPP_J3", "CNV_BRI_RSP", "UART0_RXD", "n/a", "n/a", "n/a", "USB_C_GPP_J3",
299 "GPP_J4", "CNV_RGI_DT", "UART0_TXD", "n/a", "n/a", "n/a", "USB_C_GPP_J4",
300 "GPP_J5", "CNV_RGI_RSP", "UART0_CTS#", "n/a", "n/a", "n/a", "USB_C_GPP_J5",
301 "GPP_J6", "CNV_MFUART2_RXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_J6",
302 "GPP_J7", "CNV_MFUART2_TXD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_J7",
303 "GPP_J8", "SRCCLKREQ16#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_J8",
304 "GPP_J9", "SRCCLKREQ17#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_J9",
305 "GPP_J10", "BSSB_LS_RX", "n/a", "n/a", "n/a", "n/a", "n/a",
306 "GPP_J11", "BSSB_LS_TX", "n/a", "n/a", "n/a", "n/a", "n/a",
307
308 };
309
310 const struct gpio_group alderlake_pch_h_group_j = {
311 .display = "------- GPIO Group GPP_J -------",
312 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_j_names) / 7,
313 .func_count = 7,
314 .pad_names = alderlake_pch_h_group_j_names,
315 };
316
317
318 const char *const alderlake_pch_h_group_k_names[] = {
319 "GPP_K0", "GSXDOUT", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K0",
320 "GPP_K1", "GSXSLOAD", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K1",
321 "GPP_K2", "GSXDIN", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K2",
322 "GPP_K3", "GSXSRESET#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K3",
323 "GPP_K4", "GSXCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K4",
324 "GPP_K5", "ADR_COMPLETE", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K5",
325 "GPP_K6", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", /* Not available */
326 "GPP_K7", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", /* Not available */
327 "GPP_K8", "CORE_VID0", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K8",
328 "GPP_K9", "CORE_VID1", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K9",
329 "GPP_K10", "n/a", "n/a", "n/a", "n/a", "n/a", "n/a", /* Not available */
330 "GPP_K11", "n/a", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_K11",
331 "SYS_PWROK", "SYS_PWROK", "n/a", "n/a", "n/a", "n/a", "n/a",
332 "SYS_RESETB", "SYS_RESETB", "n/a", "n/a", "n/a", "n/a", "n/a",
333 "MLK_RSTB", "MLK_RSTB", "n/a", "n/a", "n/a", "n/a", "n/a"
334 };
335
336 const struct gpio_group alderlake_pch_h_group_k = {
337 .display = "------- GPIO Group GPP_K -------",
338 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_k_names) / 7,
339 .func_count = 7,
340 .pad_names = alderlake_pch_h_group_k_names,
341 };
342
343 const char *const alderlake_pch_h_group_r_names[] = {
344 "GPP_R0", "HDA_BCLK", "I2S0_SCLK", "n/a", "HDACPU_BCLK", "n/a", "USB_C_GPP_R0",
345 "GPP_R1", "HDA_SYNC", "I2S0_SFRM", "n/a", "n/a", "n/a", "USB_C_GPP_R1",
346 "GPP_R2", "HDA_SDO", "I2S0_TXD", "n/a", "HDACPU_SDO", "n/a", "USB_C_GPP_R2",
347 "GPP_R3", "HDA_SDI0", "I2S0_RXD", "n/a", "HDACPU_SDI", "n/a", "USB_C_GPP_R3",
348 "GPP_R4", "HDA_RST#", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_R4",
349 "GPP_R5", "HDA_SDI1", "I2S1_RXD", "n/a", "n/a", "n/a", "USB_C_GPP_R5",
350 "GPP_R6", "n/a", "I2S1_TXD", "n/a", "n/a", "n/a", "USB_C_GPP_R6",
351 "GPP_R7", "n/a", "I2S1_SFRM", "n/a", "n/a", "n/a", "USB_C_GPP_R7",
352 "GPP_R8", "n/a", "I2S1_SCLK", "n/a", "n/a", "n/a", "USB_C_GPP_R8",
353 "GPP_R9", "DDSP_HPDA", "DISP_MISCA", "n/a", "n/a", "n/a", "USB_C_GPP_R9",
354 "GPP_R10", "DDSP_HPDB", "DISP_MISCB", "n/a", "n/a", "n/a", "USB_C_GPP_R10",
355 "GPP_R11", "DDSP_HPDC", "DISP_MISCC", "n/a", "n/a", "n/a", "USB_C_GPP_R11",
356 "GPP_R12", "ISH_SPI_CS#", "DDP3_CTRLCLK", "GSPI2_CS0#", "n/a", "n/a", "USB_C_GPP_R12",
357 "GPP_R13", "ISH_SPI_CLK", "DDP3_CTRLDATA", "GSPI2_CLK", "n/a", "n/a", "USB_C_GPP_R13",
358 "GPP_R14", "ISH_SPI_MISO", "DDP4_CTRLCLK", "GSPI2_MISO", "n/a", "n/a", "USB_C_GPP_R14",
359 "GPP_R15", "ISH_SPI_MOSI", "DDP4_CTRLDATA", "GSPI2_MOSI", "n/a", "n/a", "USB_C_GPP_R15",
360 "GPP_R16", "DDP1_CTRLCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_R16",
361 "GPP_R17", "DDP1_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_R17",
362 "GPP_R18", "DDP2_CTRLCLK", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_R18",
363 "GPP_R19", "DDP2_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "USB_C_GPP_R19",
364 "GPP_R20", "DDPA_CTRLCLK", "n/a", "n/a", "n/a", "n/a", "n/a",
365 "GPP_R21", "DDPA_CTRLDATA", "n/a", "n/a", "n/a", "n/a", "n/a",
366 "GSPI2_CLK_LOOPBK", "GSPI2_CLK_LOOPBK", "n/a", "n/a", "n/a", "n/a", "n/a",
367 };
368
369 const struct gpio_group alderlake_pch_h_group_r = {
370 .display = "------- GPIO Group GPP_R -------",
371 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_r_names) / 7,
372 .func_count = 7,
373 .pad_names = alderlake_pch_h_group_r_names,
374 };
375
376 const char *const alderlake_pch_h_group_s_names[] = {
377 "GPP_S0", "SNDW1_CLK", "n/a",
378 "GPP_S1", "SNDW1_DATA", "n/a",
379 "GPP_S2", "SNDW2_CLK", "DMIC_CLKB0",
380 "GPP_S3", "SNDW2_DATA", "DMIC_CLKB1",
381 "GPP_S4", "SNDW3_CLK", "DMIC_CLKA1",
382 "GPP_S5", "SNDW3_DATA", "DMIC_DATA1",
383 "GPP_S6", "SNDW4_CLK", "DMIC_CLKA0",
384 "GPP_S7", "SNDW4_DATA", "DMIC_DATA0",
385 };
386
387 const struct gpio_group alderlake_pch_h_group_s = {
388 .display = "------- GPIO Group GPP_S -------",
389 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_s_names) / 3,
390 .func_count = 3,
391 .pad_names = alderlake_pch_h_group_s_names,
392 };
393
394 const char *const alderlake_pch_h_group_gpd_names[] = {
395 "GPD0", "BATLOW#",
396 "GPD1", "ACPRESENT",
397 "GPD2", "LAN_WAKE#",
398 "GPD3", "PWRBTN#",
399 "GPD4", "SLP_S3#",
400 "GPD5", "SLP_S4#",
401 "GPD6", "SLP_A#",
402 "GPD7", "n/a",
403 "GPD8", "SUSCLK",
404 "GPD9", "SLP_WLAN#",
405 "GPD10", "SLP_S5#",
406 "GPD11", "LANPHYPC",
407 "GPD12", "n/a",
408 };
409
410 const struct gpio_group alderlake_pch_h_group_gpd = {
411 .display = "------- GPIO Group GPD -------",
412 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_gpd_names) / 2,
413 .func_count = 2,
414 .pad_names = alderlake_pch_h_group_gpd_names,
415 };
416
417 const char *const alderlake_pch_h_group_vgpio_names[] = {
418 "VGPIO_0", "VGPIO_0",
419 "VGPIO_4", "VGPIO_4",
420 "VGPIO_5", "VGPIO_5",
421 "VGPIO_6", "VGPIO_6",
422 "VGPIO_7", "VGPIO_7",
423 "VGPIO_8", "VGPIO_8",
424 "VGPIO_9", "VGPIO_9",
425 "VGPIO_10", "VGPIO_10",
426 "VGPIO_11", "VGPIO_11",
427 "VGPIO_12", "VGPIO_12",
428 "VGPIO_13", "VGPIO_13",
429 "VGPIO_18", "VGPIO_18",
430 "VGPIO_19", "VGPIO_19",
431 "VGPIO_20", "VGPIO_20",
432 "VGPIO_21", "VGPIO_21",
433 "VGPIO_22", "VGPIO_22",
434 "VGPIO_23", "VGPIO_23",
435 "VGPIO_24", "VGPIO_24",
436 "VGPIO_25", "VGPIO_25",
437 "VGPIO_30", "VGPIO_30",
438 "VGPIO_31", "VGPIO_31",
439 "VGPIO_32", "VGPIO_32",
440 "VGPIO_33", "VGPIO_33",
441 "VGPIO_34", "VGPIO_34",
442 "VGPIO_35", "VGPIO_35",
443 "VGPIO_36", "VGPIO_36",
444 "VGPIO_37", "VGPIO_37",
445 };
446
447 const struct gpio_group alderlake_pch_h_group_vgpio = {
448 .display = "------- GPIO Group vGPIO -------",
449 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_vgpio_names) / 2,
450 .func_count = 2,
451 .pad_names = alderlake_pch_h_group_vgpio_names,
452 };
453
454 const char *const alderlake_pch_h_group_vgpio_0_names[] = {
455 "VGPIO_USB_0", "VGPIO_USB_0",
456 "VGPIO_USB_1", "VGPIO_USB_1",
457 "VGPIO_USB_2", "VGPIO_USB_2",
458 "VGPIO_USB_3", "VGPIO_USB_3",
459 "VGPIO_USB_8", "VGPIO_USB_8",
460 "VGPIO_USB_9", "VGPIO_USB_9",
461 "VGPIO_USB_10", "VGPIO_USB_10",
462 "VGPIO_USB_11", "VGPIO_USB_11",
463 };
464
465 const struct gpio_group alderlake_pch_h_group_vgpio_0 = {
466 .display = "------- GPIO Group vGPIO_0 -------",
467 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_vgpio_0_names) / 2,
468 .func_count = 2,
469 .pad_names = alderlake_pch_h_group_vgpio_0_names,
470 };
471
472 const char *const alderlake_pch_h_group_spi_names[] = {
473 "SPI0_IO_2", "SPI0_IO_2",
474 "SPI0_IO_3", "SPI0_IO_3",
475 "SPI0_MOSI_IO_0", "SPI0_MOSI_IO_0",
476 "SPI0_MISO_IO_1", "SPI0_MISO_IO_1",
477 "SPI0_TPM_CSB", "SPI0_TPM_CSB",
478 "SPI0_FLASH_0_CSB", "SPI0_FLASH_0_CSB",
479 "SPI0_FLASH_1_CSB", "SPI0_FLASH_1_CSB",
480 "SPI0_CLK", "SPI0_CLK",
481 "SPI0_CLK_LOOPBK", "SPI0_CLK_LOOPBK",
482 };
483
484 const struct gpio_group alderlake_pch_h_group_spi = {
485 .display = "------- GPIO Group SPI -------",
486 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_spi_names) / 2,
487 .func_count = 2,
488 .pad_names = alderlake_pch_h_group_spi_names,
489 };
490
491 const char *const alderlake_pch_h_group_vgpio_3_names[] = {
492 "VGPIO_PCIE_0", "VGPIO_PCIE_0",
493 "VGPIO_PCIE_1", "VGPIO_PCIE_1",
494 "VGPIO_PCIE_2", "VGPIO_PCIE_2",
495 "VGPIO_PCIE_3", "VGPIO_PCIE_3",
496 "VGPIO_PCIE_4", "VGPIO_PCIE_4",
497 "VGPIO_PCIE_5", "VGPIO_PCIE_5",
498 "VGPIO_PCIE_6", "VGPIO_PCIE_6",
499 "VGPIO_PCIE_7", "VGPIO_PCIE_7",
500 "VGPIO_PCIE_8", "VGPIO_PCIE_8",
501 "VGPIO_PCIE_9", "VGPIO_PCIE_9",
502 "VGPIO_PCIE_10", "VGPIO_PCIE_10",
503 "VGPIO_PCIE_11", "VGPIO_PCIE_11",
504 "VGPIO_PCIE_12", "VGPIO_PCIE_12",
505 "VGPIO_PCIE_13", "VGPIO_PCIE_13",
506 "VGPIO_PCIE_14", "VGPIO_PCIE_14",
507 "VGPIO_PCIE_15", "VGPIO_PCIE_15",
508 "VGPIO_PCIE_16", "VGPIO_PCIE_16",
509 "VGPIO_PCIE_17", "VGPIO_PCIE_17",
510 "VGPIO_PCIE_18", "VGPIO_PCIE_18",
511 "VGPIO_PCIE_19", "VGPIO_PCIE_19",
512 "VGPIO_PCIE_20", "VGPIO_PCIE_20",
513 "VGPIO_PCIE_21", "VGPIO_PCIE_21",
514 "VGPIO_PCIE_22", "VGPIO_PCIE_22",
515 "VGPIO_PCIE_23", "VGPIO_PCIE_23",
516 "VGPIO_PCIE_24", "VGPIO_PCIE_24",
517 "VGPIO_PCIE_25", "VGPIO_PCIE_25",
518 "VGPIO_PCIE_26", "VGPIO_PCIE_26",
519 "VGPIO_PCIE_27", "VGPIO_PCIE_27",
520 "VGPIO_PCIE_28", "VGPIO_PCIE_28",
521 "VGPIO_PCIE_29", "VGPIO_PCIE_29",
522 "VGPIO_PCIE_30", "VGPIO_PCIE_30",
523 "VGPIO_PCIE_31", "VGPIO_PCIE_31",
524 "VGPIO_PCIE_32", "VGPIO_PCIE_32",
525 "VGPIO_PCIE_33", "VGPIO_PCIE_33",
526 "VGPIO_PCIE_34", "VGPIO_PCIE_34",
527 "VGPIO_PCIE_35", "VGPIO_PCIE_35",
528 "VGPIO_PCIE_36", "VGPIO_PCIE_36",
529 "VGPIO_PCIE_37", "VGPIO_PCIE_37",
530 "VGPIO_PCIE_38", "VGPIO_PCIE_38",
531 "VGPIO_PCIE_39", "VGPIO_PCIE_39",
532 "VGPIO_PCIE_40", "VGPIO_PCIE_40",
533 "VGPIO_PCIE_41", "VGPIO_PCIE_41",
534 "VGPIO_PCIE_42", "VGPIO_PCIE_42",
535 "VGPIO_PCIE_43", "VGPIO_PCIE_43",
536 "VGPIO_PCIE_44", "VGPIO_PCIE_44",
537 "VGPIO_PCIE_45", "VGPIO_PCIE_45",
538 "VGPIO_PCIE_46", "VGPIO_PCIE_46",
539 "VGPIO_PCIE_47", "VGPIO_PCIE_47",
540 "VGPIO_PCIE_48", "VGPIO_PCIE_48",
541 "VGPIO_PCIE_49", "VGPIO_PCIE_49",
542 "VGPIO_PCIE_50", "VGPIO_PCIE_50",
543 "VGPIO_PCIE_51", "VGPIO_PCIE_51",
544 "VGPIO_PCIE_52", "VGPIO_PCIE_52",
545 "VGPIO_PCIE_53", "VGPIO_PCIE_53",
546 "VGPIO_PCIE_54", "VGPIO_PCIE_54",
547 "VGPIO_PCIE_55", "VGPIO_PCIE_55",
548 "VGPIO_PCIE_56", "VGPIO_PCIE_56",
549 "VGPIO_PCIE_57", "VGPIO_PCIE_57",
550 "VGPIO_PCIE_58", "VGPIO_PCIE_58",
551 "VGPIO_PCIE_59", "VGPIO_PCIE_59",
552 "VGPIO_PCIE_60", "VGPIO_PCIE_60",
553 "VGPIO_PCIE_61", "VGPIO_PCIE_61",
554 "VGPIO_PCIE_62", "VGPIO_PCIE_62",
555 "VGPIO_PCIE_63", "VGPIO_PCIE_63",
556 "VGPIO_PCIE_64", "VGPIO_PCIE_64",
557 "VGPIO_PCIE_65", "VGPIO_PCIE_65",
558 "VGPIO_PCIE_66", "VGPIO_PCIE_66",
559 "VGPIO_PCIE_67", "VGPIO_PCIE_67",
560 "VGPIO_PCIE_68", "VGPIO_PCIE_68",
561 "VGPIO_PCIE_69", "VGPIO_PCIE_69",
562 "VGPIO_PCIE_70", "VGPIO_PCIE_70",
563 "VGPIO_PCIE_71", "VGPIO_PCIE_71",
564 "VGPIO_PCIE_72", "VGPIO_PCIE_72",
565 "VGPIO_PCIE_73", "VGPIO_PCIE_73",
566 "VGPIO_PCIE_74", "VGPIO_PCIE_74",
567 "VGPIO_PCIE_75", "VGPIO_PCIE_75",
568 "VGPIO_PCIE_76", "VGPIO_PCIE_76",
569 "VGPIO_PCIE_77", "VGPIO_PCIE_77",
570 "VGPIO_PCIE_78", "VGPIO_PCIE_78",
571 "VGPIO_PCIE_79", "VGPIO_PCIE_79",
572 "VGPIO_PCIE_80", "VGPIO_PCIE_80",
573 "VGPIO_PCIE_81", "VGPIO_PCIE_81",
574 "VGPIO_PCIE_82", "VGPIO_PCIE_82",
575 "VGPIO_PCIE_83", "VGPIO_PCIE_83",
576 };
577
578 const struct gpio_group alderlake_pch_h_group_vgpio_3 = {
579 .display = "------- GPIO Group vGPIO_3 -------",
580 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_vgpio_3_names) / 2,
581 .func_count = 2,
582 .pad_names = alderlake_pch_h_group_vgpio_3_names,
583 };
584
585 const char *const alderlake_pch_h_group_jtag_names[] = {
586 "JTAG_TDO", "JTAG_TDO",
587 "JTAGX", "JTAGX",
588 "PRDYB", "PRDYB",
589 "PREQB", "PREQB",
590 "JTAG_TDI", "JTAG_TDI",
591 "JTAG_TMS", "JTAG_TMS",
592 "JTAG_TCK", "JTAG_TCK",
593 "DBG_PMODE", "DBG_PMODE",
594 "CPU_TRSTB", "CPU_TRSTB",
595 };
596
597 const struct gpio_group alderlake_pch_h_group_jtag = {
598 .display = "------- GPIO Group JTAG -------",
599 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_jtag_names) / 2,
600 .func_count = 2,
601 .pad_names = alderlake_pch_h_group_jtag_names,
602 };
603
604 const char *const alderlake_pch_h_group_cpu_names[] = {
605 "HDACPU_SDI", "HDACPU_SDI",
606 "HDACPU_SDO", "HDACPU_SDO",
607 "HDACPU_SCLK", "HDACPU_SCLK",
608 "PM_SYNC", "PM_SYNC",
609 "PECI", "PECI",
610 "CPUPWRGD", "CPUPWRGD",
611 "THRMTRIPB", "THRMTRIPB",
612 "PLTRST_CPUB", "PLTRST_CPUB",
613 "PM_DOWN", "PM_DOWN",
614 "TRIGGER_IN", "TRIGGER_IN",
615 "TRIGGER_OUT", "TRIGGER_OUT",
616 "CLKOUT_CPURTC", "CLKOUT_CPURTC",
617 "VCCST_OVERRIDE", "VCCST_OVERRIDE",
618 "C10_WAKE", "C10_WAKE",
619 };
620
621 const struct gpio_group alderlake_pch_h_group_cpu = {
622 .display = "------- GPIO Group CPU -------",
623 .pad_count = ARRAY_SIZE(alderlake_pch_h_group_cpu_names) / 2,
624 .func_count = 2,
625 .pad_names = alderlake_pch_h_group_cpu_names,
626 };
627
628 const struct gpio_group *const alderlake_pch_h_community_0_groups[] = {
629 &alderlake_pch_h_group_i,
630 &alderlake_pch_h_group_r,
631 &alderlake_pch_h_group_j,
632 &alderlake_pch_h_group_vgpio,
633 &alderlake_pch_h_group_vgpio_0,
634 };
635
636 const struct gpio_community alderlake_pch_h_community_0 = {
637 .name = "------- GPIO Community 0 -------",
638 .pcr_port_id = 0x6e,
639 .group_count = ARRAY_SIZE(alderlake_pch_h_community_0_groups),
640 .groups = alderlake_pch_h_community_0_groups,
641 };
642
643 const struct gpio_group *const alderlake_pch_h_community_1_groups[] = {
644 &alderlake_pch_h_group_b,
645 &alderlake_pch_h_group_g,
646 &alderlake_pch_h_group_h,
647 };
648 const struct gpio_community alderlake_pch_h_community_1 = {
649 .name = "------- GPIO Community 1 -------",
650 .pcr_port_id = 0x6d,
651 .group_count = ARRAY_SIZE(alderlake_pch_h_community_1_groups),
652 .groups = alderlake_pch_h_community_1_groups,
653 };
654
655 const struct gpio_group *const alderlake_pch_h_community_2_groups[] = {
656 &alderlake_pch_h_group_gpd,
657 };
658
659 const struct gpio_community alderlake_pch_h_community_2 = {
660 .name = "------- GPIO Community 2 -------",
661 .pcr_port_id = 0x6c,
662 .group_count = ARRAY_SIZE(alderlake_pch_h_community_2_groups),
663 .groups = alderlake_pch_h_community_2_groups,
664 };
665
666 const struct gpio_group *const alderlake_pch_h_community_3_groups[] = {
667 &alderlake_pch_h_group_spi,
668 &alderlake_pch_h_group_a,
669 &alderlake_pch_h_group_c,
670 &alderlake_pch_h_group_vgpio_3,
671 };
672
673 const struct gpio_community alderlake_pch_h_community_3 = {
674 .name = "------- GPIO Community 3 -------",
675 .pcr_port_id = 0x6b,
676 .group_count = ARRAY_SIZE(alderlake_pch_h_community_3_groups),
677 .groups = alderlake_pch_h_community_3_groups,
678 };
679
680 const struct gpio_group *const alderlake_pch_h_community_4_groups[] = {
681 &alderlake_pch_h_group_s,
682 &alderlake_pch_h_group_e,
683 &alderlake_pch_h_group_k,
684 &alderlake_pch_h_group_f,
685 };
686
687 const struct gpio_community alderlake_pch_h_community_4 = {
688 .name = "------- GPIO Community 4 -------",
689 .pcr_port_id = 0x6a,
690 .group_count = ARRAY_SIZE(alderlake_pch_h_community_4_groups),
691 .groups = alderlake_pch_h_community_4_groups,
692 };
693
694 const struct gpio_group *const alderlake_pch_h_community_5_groups[] = {
695 &alderlake_pch_h_group_d,
696 &alderlake_pch_h_group_jtag,
697 &alderlake_pch_h_group_cpu,
698 };
699
700 const struct gpio_community alderlake_pch_h_community_5 = {
701 .name = "------- GPIO Community 5 -------",
702 .pcr_port_id = 0x69,
703 .group_count = ARRAY_SIZE(alderlake_pch_h_community_5_groups),
704 .groups = alderlake_pch_h_community_5_groups,
705 };
706
707 const struct gpio_community *const alderlake_pch_h_communities[] = {
708 &alderlake_pch_h_community_0,
709 &alderlake_pch_h_community_1,
710 &alderlake_pch_h_community_2,
711 &alderlake_pch_h_community_3,
712 &alderlake_pch_h_community_4,
713 &alderlake_pch_h_community_5,
714 };
715
716 #endif
coreboot repo mirror