mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / Documentation / mainboard / lenovo / Sandy_Bridge_series.md
blob0294aae82723a9fcd98fa7679fae951412892ea9
1 # Lenovo Sandy Bridge series
3 ## Flashing coreboot
4 ```{eval-rst}
5 +---------------------+--------------------+
6 | Type                | Value              |
7 +=====================+====================+
8 | Socketed flash      | no                 |
9 +---------------------+--------------------+
10 | Size                | 8 MiB              |
11 +---------------------+--------------------+
12 | In circuit flashing | Yes                |
13 +---------------------+--------------------+
14 | Package             | SOIC-8             |
15 +---------------------+--------------------+
16 | Write protection    | No                 |
17 +---------------------+--------------------+
18 | Dual BIOS feature   | No                 |
19 +---------------------+--------------------+
20 | Internal flashing   | Yes                |
21 +---------------------+--------------------+
22 ```
24 ## Installation instructions
26 Flashing coreboot for the first time needs to be done using an external
27 programmer, because vendor firmware prevents rewriting the BIOS region.
29 * Update the EC firmware, as there's no support for EC updates in coreboot.
30 * Do **NOT** accidentally swap pins or power on the board while a SPI flasher
31   is connected. It will destroy your device.
32 * It's recommended to only flash the BIOS region. In that case you don't
33   need to extract blobs from vendor firmware.
34   If you want to flash the whole chip, you need blobs when building
35   coreboot.
36 * The shipped *Flash layout* allocates 3MiB to the BIOS region, which is the space
37   usable by coreboot.
38 * ROM chip size should be set to 8MiB.
40 Please also have a look at the [flashing tutorial]
42 ## Flash layout
43 There's one 8MiB flash which contains IFD, GBE, ME and BIOS regions.
44 On Lenovo's UEFI the EC firmware update is placed at the start of the BIOS
45 region. The update is then written into the EC once.
47 ![][fl]
49 [fl]: flashlayout_Sandy_Bridge.svg
51 ## Reducing Intel Management Engine firmware size
53 It is possible to reduce the Intel ME firmware size to free additional
54 space for the `bios` region. This is usually referred to as *cleaning the ME* or
55 *stripping the ME*.
56 After reducing the Intel ME firmware size you must modify the original IFD
57 and then write a full ROM using an [external programmer].
58 Have a look at [me_cleaner] for more information.
60 Tests on Lenovo X220 showed no issues with a stripped ME firmware.
62 **Modified flash layout:**
64 ![][fl2]
66 [fl2]: flashlayout_Sandy_Bridge_stripped_me.svg
68 The overall size of the `gbe`, `me,` `ifd` region is less than 128KiB, leaving
69 the remaining space for the `bios` partition.
72 [me_cleaner]: ../../northbridge/intel/sandybridge/me_cleaner.md
73 [external programmer]: ../../tutorial/flashing_firmware/index.md
74 [flashing tutorial]: ../../tutorial/flashing_firmware/index.md