src/mainboard/amd/chausie/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0-only
   2
   3 if BOARD_AMD_CHAUSIE
   4
   5 config BOARD_SPECIFIC_OPTIONS
   6         def_bool y
   7         select BOARD_ROMSIZE_KB_16384
   8         select EC_ACPI
   9         select SOC_AMD_MENDOCINO
  10         select SOC_AMD_COMMON_BLOCK_USE_ESPI if !SOC_AMD_COMMON_BLOCK_SIMNOW_BUILD
  11         select AMD_SOC_CONSOLE_UART if !SOC_AMD_COMMON_BLOCK_SIMNOW_BUILD
  12         select MAINBOARD_HAS_CHROMEOS
  13         select PCIEXP_ASPM
  14         select PCIEXP_CLK_PM
  15         select PCIEXP_COMMON_CLOCK
  16         select PCIEXP_L1_SUB_STATE
  17         select SOC_AMD_COMMON_BLOCK_ESPI_RETAIN_PORT80_EN if !SOC_AMD_COMMON_BLOCK_SIMNOW_BUILD
  18         select AMD_FWM_POSITION_C20000_DEFAULT if CHROMEOS
  19         select AMD_FWM_POSITION_820000_DEFAULT if !CHROMEOS
  20         select SOC_AMD_COMMON_BLOCK_SIMNOW_SUPPORTED
  21
  22 config FMDFILE
  23         default "src/mainboard/amd/chausie/chromeos.fmd" if CHROMEOS
  24         default "src/mainboard/amd/chausie/board.fmd"
  25
  26 config MAINBOARD_DIR
  27         default "amd/chausie"
  28
  29 config MAINBOARD_PART_NUMBER
  30         default "CHAUSIE"
  31
  32 config CHAUSIE_HAVE_MCHP_FW
  33         bool "Have Microchip EC firmware?"
  34         default n
  35
  36 config CHAUSIE_MCHP_SIG_FILE
  37         string "Microchip EC signature file"
  38         depends on CHAUSIE_HAVE_MCHP_FW
  39         default "3rdparty/blobs/mainboard/amd/chausie/EC_chausie_sig.bin"
  40         help
  41           The EC sig blob is the first 4kBytes of the firmware image.
  42           The first 4 bytes form a pointer (with CRC) to where the EC firmware
  43           is located
  44
  45 config CHAUSIE_MCHP_FW_FILE
  46         string "Microchip EC firmware file"
  47         depends on CHAUSIE_HAVE_MCHP_FW
  48         default "3rdparty/blobs/mainboard/amd/chausie/EC_chausie.bin"
  49         help
  50           The EC firmware blob is at the CHAUSIE_MCHP_FW_OFFSET offset of the
  51           firmware image.
  52
  53 config CHAUSIE_MCHP_FW_OFFSET
  54         hex
  55         depends on CHAUSIE_HAVE_MCHP_FW
  56         default 0xB80000
  57         help
  58           The EC firmware blob defaults to the 4MByte offset of the firmware
  59           image. If this offset needs to change, a new signature block must be
  60           generated with the updated offset.
  61
  62 config VBOOT
  63         select VBOOT_NO_BOARD_SUPPORT
  64         select VBOOT_SEPARATE_VERSTAGE
  65         select VBOOT_STARTS_IN_BOOTBLOCK
  66
  67 config VBOOT_VBNV_OFFSET
  68         hex
  69         default 0x2A
  70
  71 config RO_REGION_ONLY
  72         string
  73         depends on VBOOT_SLOTS_RW_AB || VBOOT_SLOTS_RW_A
  74         # Add the EFS and EC to the RO region only
  75         # This is a chausie-specific override of soc/amd/mendocino/Kconfig
  76         default "apu/amdfw ec/ecfw"
  77
  78 config CHROMEOS
  79         # Use default libpayload config
  80         select LP_DEFCONFIG_OVERRIDE if PAYLOAD_DEPTHCHARGE
  81         # We don't have recovery buttons, so we can't manually enable devmode.
  82         select GBB_FLAG_FORCE_DEV_SWITCH_ON
  83
  84 if !EM100       # EM100 defaults in soc/amd/common/blocks/spi/Kconfig
  85 config EFS_SPI_READ_MODE
  86         default 3       # Quad IO (1-1-4)
  87
  88 config EFS_SPI_SPEED
  89         default 0       # 66MHz
  90
  91 config EFS_SPI_MICRON_FLAG
  92         default 0
  93
  94 config NORMAL_READ_SPI_SPEED
  95         default 1       # 33MHz
  96
  97 config ALT_SPI_SPEED
  98         default 1       # 33MHz
  99
 100 config TPM_SPI_SPEED
 101         default 1       # 33MHz
 102
 103 endif # !EM100
 104
 105 endif # BOARD_AMD_CHAUSIE