mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / mainboard / asus / p5gc-mx / gpio.c
blob2aa0b0274bde14b2794bf8f862ab0dd025328c78
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include <southbridge/intel/common/gpio.h>
5 static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio6 = GPIO_MODE_GPIO,
8 .gpio7 = GPIO_MODE_GPIO,
9 .gpio8 = GPIO_MODE_GPIO,
10 .gpio9 = GPIO_MODE_GPIO,
11 .gpio10 = GPIO_MODE_GPIO,
12 .gpio11 = GPIO_MODE_GPIO,
13 .gpio12 = GPIO_MODE_GPIO,
14 .gpio13 = GPIO_MODE_GPIO,
15 .gpio14 = GPIO_MODE_GPIO,
16 .gpio15 = GPIO_MODE_GPIO,
17 .gpio16 = GPIO_MODE_GPIO,
18 .gpio18 = GPIO_MODE_GPIO,
19 .gpio19 = GPIO_MODE_GPIO,
20 .gpio20 = GPIO_MODE_GPIO,
21 .gpio21 = GPIO_MODE_GPIO,
22 .gpio24 = GPIO_MODE_GPIO,
23 .gpio25 = GPIO_MODE_GPIO,
24 .gpio26 = GPIO_MODE_GPIO,
25 .gpio27 = GPIO_MODE_GPIO,
26 .gpio28 = GPIO_MODE_GPIO,
29 static const struct pch_gpio_set1 pch_gpio_set1_direction = {
30 .gpio0 = GPIO_DIR_OUTPUT,
31 .gpio6 = GPIO_DIR_INPUT,
32 .gpio7 = GPIO_DIR_INPUT,
33 .gpio8 = GPIO_DIR_INPUT,
34 .gpio9 = GPIO_DIR_INPUT,
35 .gpio10 = GPIO_DIR_INPUT,
36 .gpio11 = GPIO_DIR_OUTPUT,
37 .gpio12 = GPIO_DIR_INPUT,
38 .gpio13 = GPIO_DIR_INPUT,
39 .gpio14 = GPIO_DIR_INPUT,
40 .gpio15 = GPIO_DIR_INPUT,
41 .gpio16 = GPIO_DIR_OUTPUT,
42 .gpio18 = GPIO_DIR_OUTPUT,
43 .gpio19 = GPIO_DIR_INPUT,
44 .gpio20 = GPIO_DIR_OUTPUT,
45 .gpio21 = GPIO_DIR_INPUT,
46 .gpio24 = GPIO_DIR_OUTPUT,
47 .gpio25 = GPIO_DIR_OUTPUT,
48 .gpio26 = GPIO_DIR_OUTPUT,
49 .gpio27 = GPIO_DIR_OUTPUT,
50 .gpio28 = GPIO_DIR_OUTPUT,
53 static const struct pch_gpio_set1 pch_gpio_set1_level = {
54 .gpio0 = GPIO_LEVEL_LOW,
55 .gpio11 = GPIO_LEVEL_HIGH,
56 .gpio16 = GPIO_LEVEL_LOW,
57 .gpio18 = GPIO_LEVEL_HIGH,
58 .gpio20 = GPIO_LEVEL_HIGH,
59 .gpio24 = GPIO_LEVEL_LOW,
60 .gpio25 = GPIO_LEVEL_HIGH,
61 .gpio26 = GPIO_LEVEL_LOW,
62 .gpio27 = GPIO_LEVEL_LOW,
63 .gpio28 = GPIO_LEVEL_LOW,
66 static const struct pch_gpio_set1 pch_gpio_set1_blink = {
69 static const struct pch_gpio_set1 pch_gpio_set1_invert = {
70 .gpio13 = GPIO_INVERT,
71 .gpio14 = GPIO_INVERT,
74 static const struct pch_gpio_set2 pch_gpio_set2_mode = {
75 .gpio32 = GPIO_MODE_NATIVE,
76 .gpio33 = GPIO_MODE_NATIVE,
77 .gpio34 = GPIO_MODE_NATIVE,
78 .gpio35 = GPIO_MODE_NATIVE,
79 .gpio36 = GPIO_MODE_NATIVE,
80 .gpio37 = GPIO_MODE_NATIVE,
81 .gpio38 = GPIO_MODE_NATIVE,
82 .gpio39 = GPIO_MODE_NATIVE,
85 static const struct pch_gpio_set2 pch_gpio_set2_direction = {
86 .gpio32 = GPIO_DIR_OUTPUT,
87 .gpio33 = GPIO_DIR_OUTPUT,
88 .gpio34 = GPIO_DIR_OUTPUT,
89 .gpio35 = GPIO_DIR_OUTPUT,
90 .gpio36 = GPIO_DIR_INPUT,
91 .gpio37 = GPIO_DIR_INPUT,
92 .gpio38 = GPIO_DIR_INPUT,
93 .gpio39 = GPIO_DIR_INPUT,
96 static const struct pch_gpio_set2 pch_gpio_set2_level = {
97 .gpio32 = GPIO_LEVEL_HIGH,
98 .gpio33 = GPIO_LEVEL_HIGH,
99 .gpio34 = GPIO_LEVEL_LOW,
100 .gpio35 = GPIO_LEVEL_LOW,
103 const struct pch_gpio_map mainboard_gpio_map = {
104 .set1 = {
105 .mode = &pch_gpio_set1_mode,
106 .direction = &pch_gpio_set1_direction,
107 .level = &pch_gpio_set1_level,
108 .blink = &pch_gpio_set1_blink,
109 .invert = &pch_gpio_set1_invert,
111 .set2 = {
112 .mode = &pch_gpio_set2_mode,
113 .direction = &pch_gpio_set2_direction,
114 .level = &pch_gpio_set2_level,