mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / mainboard / asus / p5qpl-am / acpi / ich7_pci_irqs.asl
blob86324be19ae1373d22af0ed3b5dbaeb3b54da9c8
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 /*
4  * This is board specific information:
5  * IRQ routing for the 0:1e.0 PCI bridge of the ICH7
6  */
8 If (PICM) {
9         Return (Package() {
10                 /* PCI1 SLOT 1 */
11                 Package() { 0x0000ffff, 0, 0, 0x13},
12                 Package() { 0x0000ffff, 1, 0, 0x10},
13                 Package() { 0x0000ffff, 2, 0, 0x11},
14                 Package() { 0x0000ffff, 3, 0, 0x12},
16                 /* PCI1 SLOT 2 */
17                 Package() { 0x0001ffff, 0, 0, 0x10},
18                 Package() { 0x0001ffff, 1, 0, 0x11},
19                 Package() { 0x0001ffff, 2, 0, 0x12},
20                 Package() { 0x0001ffff, 3, 0, 0x13},
21         })
22 } Else {
23         Return (Package() {
24                 Package() { 0x0000ffff, 0, \_SB.PCI0.LPCB.LNKD, 0},
25                 Package() { 0x0000ffff, 1, \_SB.PCI0.LPCB.LNKA, 0},
26                 Package() { 0x0000ffff, 2, \_SB.PCI0.LPCB.LNKB, 0},
27                 Package() { 0x0000ffff, 3, \_SB.PCI0.LPCB.LNKC, 0},
29                 Package() { 0x0001ffff, 0, \_SB.PCI0.LPCB.LNKA, 0},
30                 Package() { 0x0001ffff, 1, \_SB.PCI0.LPCB.LNKB, 0},
31                 Package() { 0x0001ffff, 2, \_SB.PCI0.LPCB.LNKC, 0},
32                 Package() { 0x0001ffff, 3, \_SB.PCI0.LPCB.LNKD, 0},
33         })