mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / mainboard / gigabyte / ga-945gcm-s2l / acpi / ich7_pci_irqs.asl
blob8e27792fb13913554af775c24fe1a6e2429f2c10
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 /* This is board specific information: IRQ routing for the
4  * 0:1e.0 PCI bridge of the ICH7
5  */
8 If (PICM) {
9         Return (Package() {
10                 Package (0x04) { 0x0000FFFF, 0x00, 0x00, 0x14 },
11                 Package (0x04) { 0x0000FFFF, 0x01, 0x00, 0x13 },
12                 Package (0x04) { 0x0000FFFF, 0x02, 0x00, 0x12 },
13                 Package (0x04) { 0x0000FFFF, 0x03, 0x00, 0x10 },
14                 Package (0x04) { 0x0001FFFF, 0x00, 0x00, 0x13 },
15                 Package (0x04) { 0x0001FFFF, 0x01, 0x00, 0x12 },
16                 Package (0x04) { 0x0001FFFF, 0x02, 0x00, 0x10 },
17                 Package (0x04) { 0x0001FFFF, 0x03, 0x00, 0x14 },
19         })
20 } Else {
21         Return (Package() {
22                 Package (0x04) { 0x0000FFFF, 0x00, \_SB.PCI0.LPCB.LNKE, 0x00 },
23                 Package (0x04) { 0x0000FFFF, 0x01, \_SB.PCI0.LPCB.LNKD, 0x00 },
24                 Package (0x04) { 0x0000FFFF, 0x02, \_SB.PCI0.LPCB.LNKC, 0x00 },
25                 Package (0x04) { 0x0000FFFF, 0x03, \_SB.PCI0.LPCB.LNKA, 0x00 },
26                 Package (0x04) { 0x0001FFFF, 0x00, \_SB.PCI0.LPCB.LNKD, 0x00 },
27                 Package (0x04) { 0x0001FFFF, 0x01, \_SB.PCI0.LPCB.LNKC, 0x00 },
28                 Package (0x04) { 0x0001FFFF, 0x02, \_SB.PCI0.LPCB.LNKA, 0x00 },
29                 Package (0x04) { 0x0001FFFF, 0x03, \_SB.PCI0.LPCB.LNKE, 0x00 },
30         })