mb/google/nissa/var/rull: add ssd timing and modify ssd GPIO pins of rtd3
[coreboot2.git] / src / mainboard / gigabyte / ga-d510ud / gpio.c
blob5c756b9cfa98e2157c90dc4eed80803fd61d966c
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include <southbridge/intel/common/gpio.h>
5 static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_NATIVE,
7 .gpio1 = GPIO_MODE_NATIVE,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_GPIO,
15 .gpio9 = GPIO_MODE_GPIO,
16 .gpio10 = GPIO_MODE_GPIO,
17 .gpio11 = GPIO_MODE_GPIO,
18 .gpio12 = GPIO_MODE_GPIO,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_GPIO,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_NATIVE,
23 .gpio17 = GPIO_MODE_NATIVE,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_GPIO,
27 .gpio21 = GPIO_MODE_NATIVE,
28 .gpio22 = GPIO_MODE_NATIVE,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_GPIO,
32 .gpio26 = GPIO_MODE_GPIO,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_NATIVE,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_NATIVE,
40 static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio6 = GPIO_DIR_INPUT,
42 .gpio7 = GPIO_DIR_INPUT,
43 .gpio8 = GPIO_DIR_INPUT,
44 .gpio9 = GPIO_DIR_INPUT,
45 .gpio10 = GPIO_DIR_INPUT,
46 .gpio11 = GPIO_DIR_INPUT,
47 .gpio12 = GPIO_DIR_INPUT,
48 .gpio13 = GPIO_DIR_INPUT,
49 .gpio14 = GPIO_DIR_INPUT,
50 .gpio15 = GPIO_DIR_INPUT,
51 .gpio20 = GPIO_DIR_OUTPUT,
52 .gpio24 = GPIO_DIR_OUTPUT,
53 .gpio25 = GPIO_DIR_INPUT,
54 .gpio26 = GPIO_DIR_OUTPUT,
55 .gpio27 = GPIO_DIR_OUTPUT,
56 .gpio28 = GPIO_DIR_OUTPUT,
59 static const struct pch_gpio_set1 pch_gpio_set1_level = {
60 .gpio20 = GPIO_LEVEL_HIGH,
61 .gpio24 = GPIO_LEVEL_LOW,
62 .gpio26 = GPIO_LEVEL_LOW,
63 .gpio27 = GPIO_LEVEL_LOW,
64 .gpio28 = GPIO_LEVEL_LOW,
67 static const struct pch_gpio_set1 pch_gpio_set1_invert = {
68 .gpio6 = GPIO_INVERT,
69 .gpio7 = GPIO_INVERT,
70 .gpio8 = GPIO_INVERT,
71 .gpio11 = GPIO_INVERT,
72 .gpio12 = GPIO_INVERT,
73 .gpio13 = GPIO_INVERT,
76 static const struct pch_gpio_set2 pch_gpio_set2_mode = {
77 .gpio32 = GPIO_MODE_NATIVE,
78 .gpio33 = GPIO_MODE_GPIO,
79 .gpio34 = GPIO_MODE_GPIO,
80 .gpio35 = GPIO_MODE_NATIVE,
81 .gpio36 = GPIO_MODE_NATIVE,
82 .gpio37 = GPIO_MODE_NATIVE,
83 .gpio38 = GPIO_MODE_GPIO,
84 .gpio39 = GPIO_MODE_GPIO,
87 static const struct pch_gpio_set2 pch_gpio_set2_direction = {
88 .gpio33 = GPIO_DIR_OUTPUT,
89 .gpio34 = GPIO_DIR_OUTPUT,
90 .gpio38 = GPIO_DIR_INPUT,
91 .gpio39 = GPIO_DIR_INPUT,
94 static const struct pch_gpio_set2 pch_gpio_set2_level = {
95 .gpio33 = GPIO_LEVEL_HIGH,
96 .gpio34 = GPIO_LEVEL_LOW,
97 .gpio38 = GPIO_LEVEL_HIGH,
98 .gpio39 = GPIO_LEVEL_HIGH,
101 const struct pch_gpio_map mainboard_gpio_map = {
102 .set1 = {
103 .mode = &pch_gpio_set1_mode,
104 .direction = &pch_gpio_set1_direction,
105 .level = &pch_gpio_set1_level,
106 .invert = &pch_gpio_set1_invert,
108 .set2 = {
109 .mode = &pch_gpio_set2_mode,
110 .direction = &pch_gpio_set2_direction,
111 .level = &pch_gpio_set2_level,