soc/intel/xeon_sp: Allow OS to control LTR and AERmain
[coreboot2.git] / src / soc / amd / cezanne / 
tree7a7ec4a78df309a95bfff098a7d2952287e26bbe
drwxr-xr-x   ..
-rw-r--r-- 13085 Kconfig
-rw-r--r-- 9591 Makefile.mk
-rw-r--r-- 2265 acpi.c
drwxr-xr-x - acpi
-rw-r--r-- 1409 aoac.c
-rw-r--r-- 1388 chip.c
-rw-r--r-- 3180 chip.h
-rw-r--r-- 4999 chipset.cb
-rw-r--r-- 297 config.c
-rw-r--r-- 876 cpu.c
-rw-r--r-- 1911 early_fch.c
-rw-r--r-- 1071 espi_util.c
-rw-r--r-- 5253 fch.c
-rw-r--r-- 6338 fsp_m_params.c
-rw-r--r-- 1541 fsp_s_params.c
-rw-r--r-- 2138 fw.cfg
-rw-r--r-- 1041 gpio.c
-rw-r--r-- 281 graphics.c
-rw-r--r-- 2120 i2c.c
drwxr-xr-x - include
-rw-r--r-- 1070 mca.c
-rw-r--r-- 3795 memmap.c
drwxr-xr-x - psp_verstage
-rw-r--r-- 3204 root_complex.c
-rw-r--r-- 3686 smihandler.c
-rw-r--r-- 870 uart.c
-rw-r--r-- 1252 xhci.c