test/CodeGen/AArch64/GlobalISel/legalize-concat-vectors.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=aarch64-linux-gnu -O0 -run-pass=legalizer %s -global-isel-abort=1 -o - | FileCheck %s
   3
   4 ---
   5 name:            legal_v4s32_v2s32
   6 body: |
   7   bb.0:
   8     liveins: $d0, $d1
   9     ; CHECK-LABEL: name: legal_v4s32_v2s32
  10     ; CHECK: [[COPY:%[0-9]+]]:_(<2 x s32>) = COPY $d0
  11     ; CHECK: [[COPY1:%[0-9]+]]:_(<2 x s32>) = COPY $d1
  12     ; CHECK: [[CONCAT_VECTORS:%[0-9]+]]:_(<4 x s32>) = G_CONCAT_VECTORS [[COPY]](<2 x s32>), [[COPY1]](<2 x s32>)
  13     ; CHECK: $q0 = COPY [[CONCAT_VECTORS]](<4 x s32>)
  14     ; CHECK: RET_ReallyLR
  15     %0:_(<2 x s32>) = COPY $d0
  16     %1:_(<2 x s32>) = COPY $d1
  17     %2:_(<4 x s32>) = G_CONCAT_VECTORS %0(<2 x s32>), %1(<2 x s32>)
  18     $q0 = COPY %2(<4 x s32>)
  19     RET_ReallyLR
  20 ...
  21 ---
  22 name:            legal_v8s16_v4s16
  23 body: |
  24   bb.0:
  25     liveins: $d0, $d1
  26     ; CHECK-LABEL: name: legal_v8s16_v4s16
  27     ; CHECK: [[COPY:%[0-9]+]]:_(<4 x s16>) = COPY $d0
  28     ; CHECK: [[COPY1:%[0-9]+]]:_(<4 x s16>) = COPY $d1
  29     ; CHECK: [[CONCAT_VECTORS:%[0-9]+]]:_(<8 x s16>) = G_CONCAT_VECTORS [[COPY]](<4 x s16>), [[COPY1]](<4 x s16>)
  30     ; CHECK: $q0 = COPY [[CONCAT_VECTORS]](<8 x s16>)
  31     ; CHECK: RET_ReallyLR
  32     %0:_(<4 x s16>) = COPY $d0
  33     %1:_(<4 x s16>) = COPY $d1
  34     %2:_(<8 x s16>) = G_CONCAT_VECTORS %0(<4 x s16>), %1(<4 x s16>)
  35     $q0 = COPY %2(<8 x s16>)
  36     RET_ReallyLR
  37 ...