[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / AArch64 / GlobalISel / observer-change-crash.mir
blob8d3add417cc1e75d32c94862e71c99951b0ff5b6
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -mtriple aarch64 -run-pass=aarch64-prelegalizer-combiner %s -o - | FileCheck %s
3 --- |
4   target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
5   target triple = "arm64-apple-ios5.0.0"
7   define void @test() {
8     ret void
9   }
11 ...
12 ---
13 name:            test
14 alignment:       4
15 tracksRegLiveness: true
16 registers:
17   - { id: 0, class: _ }
18   - { id: 1, class: _ }
19   - { id: 2, class: _ }
20 frameInfo:
21   maxCallFrameSize: 0
22 body:             |
23   bb.0:
24     ; CHECK-LABEL: name: test
25     ; CHECK: [[DEF:%[0-9]+]]:_(p0) = G_IMPLICIT_DEF
26     ; CHECK: $x0 = COPY [[DEF]](p0)
27     %0:_(p0) = G_IMPLICIT_DEF
28     %1:_(p0) = COPY %0(p0)
29     %2:_(p0) = COPY %1(p0)
30     $x0 = COPY %2(p0)
32 ...