[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / AArch64 / aarch64-sve-asm-negative.ll
blobad483f40efbf19ca5d0ce79e6a1fd31a434633b9
1 ; RUN: not llc -mtriple aarch64-none-linux-gnu -mattr=+neon -o %t.s -filetype=asm %s 2>&1 | FileCheck %s
3 ; The 'y' constraint only applies to SVE vector registers (Z0-Z7)
4 ; The test below ensures that we get an appropriate error should the
5 ; constraint be used with a Neon register.
7 ; Function Attrs: nounwind readnone
8 ; CHECK: error: couldn't allocate input reg for constraint 'y'
9 define <4 x i32> @test_neon(<4 x i32> %in1, <4 x i32> %in2) {
10   %1 = tail call <4 x i32> asm "add $0.4s, $1.4s, $2.4s", "=w,w,y"(<4 x i32> %in1, <4 x i32> %in2)
11   ret <4 x i32> %1