[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / AArch64 / arm64-sqshl-uqshl-i64Contant.ll
blob79ed067d9ad49392688e4638326036472409b4d9
1 ; RUN: llc < %s -verify-machineinstrs -mtriple=arm64-eabi | FileCheck %s
3 ; Check if sqshl/uqshl with constant shift amout can be selected. 
4 define i64 @test_vqshld_s64_i(i64 %a) {
5 ; CHECK-LABEL: test_vqshld_s64_i:
6 ; CHECK: sqshl {{d[0-9]+}}, {{d[0-9]+}}, #36
7   %1 = tail call i64 @llvm.aarch64.neon.sqshl.i64(i64 %a, i64 36)
8   ret i64 %1
11 define i64 @test_vqshld_u64_i(i64 %a) {
12 ; CHECK-LABEL: test_vqshld_u64_i:
13 ; CHECK: uqshl {{d[0-9]+}}, {{d[0-9]+}}, #36
14   %1 = tail call i64 @llvm.aarch64.neon.uqshl.i64(i64 %a, i64 36)
15   ret i64 %1
18 declare i64 @llvm.aarch64.neon.uqshl.i64(i64, i64)
19 declare i64 @llvm.aarch64.neon.sqshl.i64(i64, i64)