[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / AArch64 / arm64-vcvtxd_f32_f64.ll
blob845b8cb9a1fe8765e70006548584da79cb0f5f96
1 ; RUN: llc < %s -mtriple=arm64-eabi | FileCheck %s
3 define float @fcvtxn(double %a) {
4 ; CHECK-LABEL: fcvtxn:
5 ; CHECK: fcvtxn s0, d0
6 ; CHECK-NEXT: ret
7   %vcvtxd.i = tail call float @llvm.aarch64.sisd.fcvtxn(double %a) nounwind
8   ret float %vcvtxd.i
11 declare float @llvm.aarch64.sisd.fcvtxn(double) nounwind readnone