[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / ARM / 2010-04-09-NeonSelect.ll
blobceef0830fd2e91cb4758a41f0b355623066b930d
1 ; RUN: llc -mtriple=arm-eabi -mattr=+neon %s -o /dev/null
2 ; rdar://7770501 : Don't crash on SELECT and SELECT_CC with NEON vector values.
4 define void @vDSP_FFT16_copv(float* nocapture %O, float* nocapture %I, i32 %Direction) nounwind {
5 entry:
6   %.22 = select i1 undef, <4 x float> undef, <4 x float> zeroinitializer ; <<4 x float>> [#uses=1]
7   %0 = fadd <4 x float> undef, %.22               ; <<4 x float>> [#uses=1]
8   %1 = fsub <4 x float> %0, undef                 ; <<4 x float>> [#uses=1]
9   %2 = shufflevector <4 x float> %1, <4 x float> undef, <4 x i32> <i32 2, i32 6, i32 3, i32 7> ; <<4 x float>> [#uses=1]
10   %3 = shufflevector <4 x float> undef, <4 x float> %2, <4 x i32> <i32 2, i32 3, i32 6, i32 7> ; <<4 x float>> [#uses=1]
11   %4 = fmul <4 x float> %3, <float 0.000000e+00, float 0x3FED906BC0000000, float 0x3FE6A09E60000000, float 0xBFD87DE2A0000000> ; <<4 x float>> [#uses=1]
12   %5 = fadd <4 x float> undef, %4                 ; <<4 x float>> [#uses=1]
13   %6 = fadd <4 x float> undef, %5                 ; <<4 x float>> [#uses=1]
14   %7 = fadd <4 x float> undef, %6                 ; <<4 x float>> [#uses=1]
15   br i1 undef, label %bb4, label %bb3
17 bb3:                                              ; preds = %entry
18   %8 = shufflevector <4 x float> undef, <4 x float> %7, <4 x i32> <i32 2, i32 6, i32 3, i32 7> ; <<4 x float>> [#uses=0]
19   ret void
21 bb4:                                              ; preds = %entry
22   ret void