[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / ARM / 2012-09-25-InlineAsmScalarToVectorConv.ll
blob53860ea1b0b90267d92f5094f92426252d814ef8
1 ; RUN: not llc -mtriple=arm-eabi -mcpu=cortex-a8 %s -o - 2>&1 | FileCheck %s
3 ; Check for error message:
4 ; CHECK: non-trivial scalar-to-vector conversion, possible invalid constraint for vector type
6 define void @f() nounwind ssp {
7   %1 = call { <2 x i64>, <2 x i64>, <2 x i64>, <2 x i64> } asm "vldm $4, { ${0:q}, ${1:q}, ${2:q}, ${3:q} }", "=r,=r,=r,=r,r"(i64* undef) nounwind, !srcloc !0
8   ret void
11 !0 = !{i32 318437}