[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / ARM / 2013-07-29-vector-or-combine.ll
blobf611c934617de73cdf70fb5b3e4074455739e2c6
1 ; RUN: llc < %s -mcpu=cortex-a8 -arm-atomic-cfg-tidy=0 | FileCheck %s
2 ; ModuleID = 'bugpoint-reduced-simplified.bc'
3 target datalayout = "e-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:64:128-a0:0:64-n32-S64"
4 target triple = "armv7--linux-gnueabi"
6 ; CHECK-LABEL: function
7 define void @function() {
8 ; CHECK: cmp r0, #0
9 ; CHECK: bxne lr
10 ; CHECK: vmov.i32 q8, #0xff0000
11 entry:
12   br i1 undef, label %vector.body, label %for.end
14 ; CHECK: vld1.32 {d18, d19}, [r0]
15 ; CHECK: vand q10, q9, q8
16 ; CHECK: vbic.i16 q9, #0xff
17 ; CHECK: vorr q9, q9, q10
18 ; CHECK: vst1.32 {d18, d19}, [r0]
19 vector.body:
20   %wide.load = load <4 x i32>, <4 x i32>* undef, align 4
21   %0 = and <4 x i32> %wide.load, <i32 -16711936, i32 -16711936, i32 -16711936, i32 -16711936>
22   %1 = sub <4 x i32> %wide.load, zeroinitializer
23   %2 = and <4 x i32> %1, <i32 16711680, i32 16711680, i32 16711680, i32 16711680>
24   %3 = or <4 x i32> %0, <i32 1, i32 2, i32 3, i32 4>
25   %4 = or <4 x i32> %3, %2
26   store <4 x i32> %4, <4 x i32>* undef, align 4
27   br label %vector.body
29 for.end:
30   ret void