[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / ARM / 2013-10-11-select-stalls.ll
blob2c15c1a943bad58e5f711080e813592786d171b2
1 ; REQUIRES: asserts
2 ; RUN: llc < %s -mtriple=thumbv7-apple-ios -disable-ifcvt-diamond -stats 2>&1 | FileCheck %s
3 ; Evaluate the two vld1.8 instructions in separate MBB's,
4 ; instead of stalling on one and conditionally overwriting its result.
6 ; Update: After if-conversion the two vld1.8 instructions are in the same MBB
7 ; again. So we disable this if-conversion to eliminate its influence to this
8 ; test.
10 ; CHECK-NOT: Number of pipeline stalls
11 define <16 x i8> @multiselect(i32 %avail, i8* %foo, i8* %bar) {
12 entry:
13   %vld1 = call <16 x i8> @llvm.arm.neon.vld1.v16i8.p0i8(i8* %foo, i32 1)
14   %vld2 = call <16 x i8> @llvm.arm.neon.vld1.v16i8.p0i8(i8* %bar, i32 1)
15   %and = and i32 %avail, 3
16   %tobool = icmp eq i32 %and, 0
17   %retv = select i1 %tobool, <16 x i8> %vld1, <16 x i8> %vld2
18   ret <16 x i8> %retv
21 declare <16 x i8> @llvm.arm.neon.vld1.v16i8.p0i8(i8* , i32 )