[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / ARM / fpcmp_ueq.ll
blob698c7506cc5936864b5bc3a1f770d66910f08c1c
1 ; RUN: llc -mtriple arm-apple-darwin -filetype asm -o - %s | FileCheck -check-prefix CHECK-ARMv4 %s
2 ; RUN: llc -mtriple armv7-apple-darwin -mcpu=cortex-a8 -filetype asm -o - %s | FileCheck -check-prefix CHECK-ARMv7 %s
4 define i32 @f7(float %a, float %b) {
5 entry:
6   %tmp = fcmp ueq float %a,%b
7   %retval = select i1 %tmp, i32 666, i32 42
8   ret i32 %retval
11 ; CHECK-ARMv4-LABEL: f7:
12 ; CHECK-ARMv4-DAG: bl ___eqsf2
13 ; CHECK-ARMv4-DAG: bl ___unordsf2
14 ; CHECK-ARMv4: cmp r0, #0
15 ; CHECK-ARMv4: movne r0, #1
16 ; CHECK-ARMv4: orrs r0, r0,
17 ; CHECK-ARMv4: moveq r0, #42
19 ; CHECK-ARMv7-LABEL: f7:
20 ; CHECK-ARMv7: vcmp.f32
21 ; CHECK-ARMv7: vmrs APSR_nzcv, fpscr
22 ; CHECK-ARMv7: movweq
23 ; CHECK-ARMv7-NOT: vmrs
24 ; CHECK-ARMv7: movwvs