[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / ARM / vector-spilling.ll
blob914696e6d469ea11a00f162ece8bb6f87d970595
1 ; RUN: llc < %s -mtriple=armv7-linux-gnueabihf -arm-atomic-cfg-tidy=0 -float-abi=hard -mcpu=cortex-a9 -O3 | FileCheck %s
3 target datalayout = "e-p:32:32:32-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-n32-S64"
5 ; This test will generate spills/fills using vldmia instructions that access 24 bytes of memory.
6 ; Check that we don't crash when we generate these instructions on Cortex-A9.
8 ; CHECK: test:
9 ; CHECK: vstmia
10 ; CHECK: vldmia
11 define void @test(<8 x i64>* %src) #0 {
12 entry:
13   %0 = getelementptr inbounds <8 x i64>, <8 x i64>* %src, i32 0
14   %1 = load <8 x i64>, <8 x i64>* %0, align 8
16   %2 = getelementptr inbounds <8 x i64>, <8 x i64>* %src, i32 1
17   %3 = load <8 x i64>, <8 x i64>* %2, align 8
19   %4 = getelementptr inbounds <8 x i64>, <8 x i64>* %src, i32 2
20   %5 = load <8 x i64>, <8 x i64>* %4, align 8
22   %6 = getelementptr inbounds <8 x i64>, <8 x i64>* %src, i32 3
23   %7 = load <8 x i64>, <8 x i64>* %6, align 8
25   %8 = shufflevector <8 x i64> %1, <8 x i64> %3, <8 x i32> <i32 12, i32 4, i32 15, i32 14, i32 8, i32 13, i32 2, i32 9>
26   %9 = shufflevector <8 x i64> %1, <8 x i64> %3, <8 x i32> <i32 1, i32 0, i32 3, i32 10, i32 5, i32 11, i32 7, i32 6>
28   tail call void(<8 x i64>, <8 x i64>, <8 x i64>, <8 x i64>, <8 x i64>, <8 x i64>) @foo(<8 x i64> %1, <8 x i64> %3, <8 x i64> %5, <8 x i64> %7, <8 x i64> %8, <8 x i64> %9)
29   ret void
32 declare void @foo(<8 x i64>, <8 x i64>, <8 x i64>, <8 x i64>, <8 x i64>, <8 x i64>)
34 attributes #0 = { noredzone "less-precise-fpmad"="false" "no-frame-pointer-elim"="false" "no-frame-pointer-elim-non-leaf"="false" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "unsafe-fp-math"="false" "use-soft-float"="false" }