[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / AVR / unaligned-atomic-loads.ll
blobdb1ab33fa883cd19333769c7de20d74e172f2be8
1 ; RUN: llc -mattr=addsubiw < %s -march=avr | FileCheck %s
3 ; This verifies that the middle end can handle an unaligned atomic load.
5 ; In the past, an assertion inside the SelectionDAGBuilder would always
6 ; hit an assertion for unaligned loads and stores.
8 %AtomicI16 = type { %CellI16, [0 x i8] }
9 %CellI16 = type { i16, [0 x i8] }
11 ; CHECK-LABEL: foo
12 ; CHECK: ret
13 define void @foo(%AtomicI16* %self) {
14 start:
15   %a = getelementptr inbounds %AtomicI16, %AtomicI16* %self, i16 0, i32 0, i32 0
16   load atomic i16, i16* %a seq_cst, align 1
17   ret void