[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / addrmode-immop.mir
blob6aa72fd3414bf97453309f795eb0c01721772451
1 # RUN: llc -march=hexagon -run-pass amode-opt -verify-machineinstrs %s -o - | FileCheck %s
2 # REQUIRES: asserts
4 # Check that this doesn't crash.
5 # CHECK: $r2 = L2_loadri_io killed $r2, @f1 - 1
7 --- |
8   target triple = "hexagon-unknown-unknown-elf"
10   %s.0 = type { i32 (...)**, i32, i32, %s.1 }
11   %s.1 = type { i32, i32 }
13   @g0 = external dso_local unnamed_addr constant { [3 x i8*], [3 x i8*] }, align 4
15   ; Function Attrs: norecurse
16   define void @f0() #0 {
17   b0:
18     %v0 = load i32 (%s.0*)*, i32 (%s.0*)** bitcast (i8* getelementptr (i8, i8* bitcast (i8** getelementptr inbounds ({ [3 x i8*], [3 x i8*] }, { [3 x i8*], [3 x i8*] }* @g0, i32 0, inrange i32 0, i32 3) to i8*), i32 sub (i32 ptrtoint (i32 (%s.0*)* @f1 to i32), i32 1)) to i32 (%s.0*)**), align 4
19     %v1 = call i32 %v0(%s.0* nonnull undef)
20     unreachable
21   }
23   ; Function Attrs: norecurse nounwind
24   declare dso_local i32 @f1(%s.0*) #1 align 2
26   attributes #0 = { norecurse "target-cpu"="hexagonv60" }
27   attributes #1 = { norecurse nounwind "target-cpu"="hexagonv60" }
28 ...
30 ---
31 name: f0
32 tracksRegLiveness: true
33 body: |
34   bb.0.b0:
35     $r2 = A2_tfrsi @g0 + 12
36     $r2 = L2_loadri_io killed $r2, @f1 - 1 :: (load 4 from `i32 (%s.0*)** bitcast (i8* getelementptr (i8, i8* bitcast (i8** getelementptr inbounds ({ [3 x i8*], [3 x i8*] }, { [3 x i8*], [3 x i8*] }* @g0, i32 0, inrange i32 0, i32 3) to i8*), i32 sub (i32 ptrtoint (i32 (%s.0*)* @f1 to i32), i32 1)) to i32 (%s.0*)**)`)
37     ADJCALLSTACKDOWN 0, 0, implicit-def $r29, implicit-def dead $r30, implicit $r31, implicit $r30, implicit $r29
38     PS_callr_nr killed $r2, hexagoncsr, implicit undef $r0, implicit-def $r29, implicit-def dead $r0
39     ADJCALLSTACKUP 0, 0, implicit-def dead $r29, implicit-def dead $r30, implicit-def dead $r31, implicit $r29
40 ...