[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / addrmode-keepdeadphis.ll
blob6b2755a96117cd1f06b65345c3c1b6fee2de36ac
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Make sure that the addressing mode optimization does not propagate
4 ; an add instruction where the base register would have a different
5 ; reaching def.
7 ; CHECK-LABEL: f0.1:
8 ; CHECK-LABEL: %b0
9 ; CHECK:         r17 = add(r{{[0-9]+}},#8)
10 ; CHECK-LABEL: %b1
11 ; CHECK:         r16 = r0
12 ; CHECK-LABEL: %b2
13 ; CHECK:         memd(r17+#0)
15 target triple = "hexagon"
17 %s.0 = type { i8, i8, %s.1, i32 }
18 %s.1 = type { %s.2, [128 x i8] }
19 %s.2 = type { i8, i8, i64, %s.3 }
20 %s.3 = type { i8 }
22 define void @f0.1() local_unnamed_addr #0 align 2 {
23 b0:
24   %v0 = alloca %s.0, align 8
25   %v1 = getelementptr inbounds %s.0, %s.0* %v0, i32 0, i32 1
26   store i8 4, i8* %v1, align 1
27   %v2 = call signext i8 @f1.2(%s.3* undef) #0
28   %v3 = getelementptr inbounds %s.0, %s.0* %v0, i32 0, i32 2, i32 0, i32 0
29   %v4 = getelementptr inbounds %s.0, %s.0* %v0, i32 0, i32 2, i32 0, i32 3, i32 0
30   store i8 -1, i8* %v4, align 8
31   br i1 undef, label %b1, label %b2
33 b1:                                               ; preds = %b0
34   %v5 = call dereferenceable(12) %s.3* @f2.3(%s.3* nonnull undef, %s.3* nonnull dereferenceable(80) undef) #0
35   %v6 = call signext i8 @f1.2(%s.3* undef) #0
36   %v7 = call dereferenceable(12) %s.3* @f3(%s.3* nonnull %v5, i16 signext undef) #0
37   br label %b2
39 b2:                                               ; preds = %b1, %b0
40   call void @llvm.memcpy.p0i8.p0i8.i32(i8* align 8 undef, i8* align 8 %v3, i32 48, i1 false)
41   ret void
44 declare signext i8 @f1.2(%s.3*) #0
45 declare dereferenceable(12) %s.3* @f2.3(%s.3*, %s.3* dereferenceable(80)) #0
46 declare dereferenceable(12) %s.3* @f3(%s.3*, i16 signext) #0
47 declare void @llvm.memcpy.p0i8.p0i8.i32(i8* nocapture writeonly, i8* nocapture readonly, i32, i1) #1
49 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="-long-calls" }
50 attributes #1 = { argmemonly nounwind }