[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / bank-conflict-load.mir
blobf3d698cae3e179c49e27558265d2829c31462835
1 # RUN: llc -march=hexagon -run-pass post-RA-sched %s -o - | FileCheck %s
3 # The two loads from %a ($r0) can cause a bank conflict. Check that they
4 # are not scheduled next to each other.
6 # CHECK: L2_loadri_io $r0, 8
7 # CHECK: L2_loadri_io killed $r1, 0
8 # CHECK: L2_loadri_io killed $r0, 12
10 --- |
11   define void @foo(i32* %a, i32* %b) {
12     ret void
13   }
14 ...
16 ---
17 name: foo
18 tracksRegLiveness: true
20 body: |
21   bb.0:
22     liveins: $r0, $r1
24     $r2 = L2_loadri_io $r0, 8 :: (load 4 from %ir.a)
25     $r3 = L2_loadri_io killed $r0, 12 :: (load 4 from %ir.a)
26     $r4 = L2_loadri_io killed $r1, 0 :: (load 4 from %ir.b)
27 ...