[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / bit-addr-align.mir
blob911f23e8084c231599f4b74276c6ccc449e8333e
1 # RUN: llc -march=hexagon -run-pass hexagon-bit-simplify %s -o - | FileCheck %s
3 # Hexagon bit tracker incorrectly calculated address alignment and removed
4 # a necessary A2_andir instruction. Make sure it remains.
5 # CHECK: A2_andir %0, -8
7 ---
8 name: fred
9 stack:
10   - { id: 0, type: default, size: 64, alignment: 64 }
11 tracksRegLiveness: true
12 body: |
13   bb.0:
14     %0:intregs = PS_fi %stack.0, 60
15     %1:intregs = A2_andir %0, -8
16     %2:doubleregs = L2_loadrd_io %1, 8
17 ...