[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / brcond-setne.ll
blobd5ff8098aadc2ee61be4520583e2a5ead2070ca3
1 ; RUN: llc -O3 -march=hexagon < %s | FileCheck %s
2 ; CHECK: cmpb.eq
4 target triple = "hexagon"
6 ; Function Attrs: nounwind
7 define zeroext i8 @f0(i8** nocapture %a0, i32* nocapture %a1) #0 {
8 b0:
9   %v0 = load i8*, i8** %a0, align 4, !tbaa !0
10   %v1 = load i8, i8* %v0, align 1, !tbaa !4
11   %v2 = icmp eq i8 %v1, 0
12   br i1 %v2, label %b11, label %b1
14 b1:                                               ; preds = %b0
15   br label %b2
17 b2:                                               ; preds = %b9, %b1
18   %v3 = phi i8 [ %v20, %b9 ], [ %v1, %b1 ]
19   %v4 = phi i8 [ %v17, %b9 ], [ 0, %b1 ]
20   %v5 = phi i8* [ %v18, %b9 ], [ %v0, %b1 ]
21   %v6 = icmp eq i8 %v3, 44
22   br i1 %v6, label %b3, label %b4
24 b3:                                               ; preds = %b2
25   %v7 = phi i8* [ %v5, %b2 ]
26   %v8 = phi i8 [ %v4, %b2 ]
27   %v9 = getelementptr inbounds i8, i8* %v7, i32 1
28   br label %b11
30 b4:                                               ; preds = %b2
31   %v10 = icmp eq i8 %v4, 0
32   br i1 %v10, label %b5, label %b9
34 b5:                                               ; preds = %b4
35   %v11 = tail call zeroext i8 @f1(i8 zeroext %v3) #0
36   %v12 = icmp eq i8 %v11, 0
37   br i1 %v12, label %b6, label %b8
39 b6:                                               ; preds = %b5
40   %v13 = icmp eq i8 %v3, 45
41   br i1 %v13, label %b7, label %b8
43 b7:                                               ; preds = %b6
44   br label %b8
46 b8:                                               ; preds = %b7, %b6, %b5
47   %v14 = phi i8 [ 2, %b7 ], [ 0, %b6 ], [ 4, %b5 ]
48   %v15 = load i32, i32* %a1, align 4, !tbaa !5
49   %v16 = add i32 %v15, 1
50   store i32 %v16, i32* %a1, align 4, !tbaa !5
51   br label %b9
53 b9:                                               ; preds = %b8, %b4
54   %v17 = phi i8 [ %v14, %b8 ], [ %v4, %b4 ]
55   %v18 = getelementptr inbounds i8, i8* %v5, i32 1
56   %v19 = getelementptr i8, i8* %v5, i32 1
57   %v20 = load i8, i8* %v19, align 1, !tbaa !4
58   %v21 = icmp ne i8 %v20, 0
59   %v22 = icmp ne i8 %v17, 1
60   %v23 = and i1 %v21, %v22
61   br i1 %v23, label %b2, label %b10
63 b10:                                              ; preds = %b9
64   %v24 = phi i8* [ %v18, %b9 ]
65   %v25 = phi i8 [ %v17, %b9 ]
66   br label %b11
68 b11:                                              ; preds = %b10, %b3, %b0
69   %v26 = phi i8 [ %v8, %b3 ], [ 0, %b0 ], [ %v25, %b10 ]
70   %v27 = phi i8* [ %v9, %b3 ], [ %v0, %b0 ], [ %v24, %b10 ]
71   store i8* %v27, i8** %a0, align 4, !tbaa !0
72   ret i8 %v26
75 declare zeroext i8 @f1(i8 zeroext)
77 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
79 !0 = !{!1, !1, i64 0}
80 !1 = !{!"any pointer", !2}
81 !2 = !{!"omnipotent char", !3}
82 !3 = !{!"Simple C/C++ TBAA"}
83 !4 = !{!2, !2, i64 0}
84 !5 = !{!6, !6, i64 0}
85 !6 = !{!"int", !2}