[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / bug27085.ll
blobd79e39fee6513daa799f729b014d82d33688a522
1 ; RUN: llc -march=hexagon -relocation-model=pic -mattr=+long-calls < %s | FileCheck --check-prefix=CHECK-LONG %s
2 ; RUN: llc -march=hexagon -relocation-model=pic < %s | FileCheck %s
4 ; CHECK-LONG: call ##g0@GDPLT
5 ; CHECK-LONG-NOT: call g0@GDPLT
6 ; CHECK: call g0@GDPLT
7 ; CHECK-NOT: call ##g0@GDPLT
9 target triple = "hexagon--linux"
11 @g0 = internal thread_local global i32 0, align 4
13 ; Function Attrs: norecurse nounwind
14 define void @f0(i32 %a0) local_unnamed_addr #0 {
15 b0:
16   store volatile i32 1, i32* @g0, align 4, !tbaa !1
17   ret void
20 ; Function Attrs: norecurse nounwind
21 define zeroext i1 @f1() local_unnamed_addr #0 {
22 b0:
23   %v0 = load volatile i32, i32* @g0, align 4, !tbaa !1
24   %v1 = icmp eq i32 %v0, 0
25   br i1 %v1, label %b2, label %b1
27 b1:                                               ; preds = %b0
28   store volatile i32 0, i32* @g0, align 4, !tbaa !1
29   br label %b2
31 b2:                                               ; preds = %b1, %b0
32   %v2 = phi i1 [ true, %b1 ], [ false, %b0 ]
33   ret i1 %v2
36 attributes #0 = { norecurse nounwind "target-cpu"="hexagonv60" "target-features"="+hvx,+hvx-length64b" }
38 !llvm.module.flags = !{!0}
40 !0 = !{i32 7, !"PIC Level", i32 1}
41 !1 = !{!2, !2, i64 0}
42 !2 = !{!"int", !3, i64 0}
43 !3 = !{!"omnipotent char", !4, i64 0}
44 !4 = !{!"Simple C++ TBAA"}