[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / bug6757-endloop.ll
blob9fec47e54cd7217197282e04df67fef49f1750ba
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Make sure that we can handle loops with multiple ENDLOOP instructions.
4 ; This situation can arise due to tail duplication.
6 ; CHECK: loop1([[LP:.LBB0_[0-9]+]]
7 ; CHECK: endloop1
8 ; CHECK: [[LP]]:
9 ; CHECK-NOT: loop1(
10 ; CHECK: endloop1
12 %s.0 = type { i32, i8* }
13 %s.1 = type { i32, i32, i32, i32 }
15 define void @f0(%s.0* nocapture readonly %a0, %s.1* nocapture readonly %a1) {
16 b0:
17   %v0 = getelementptr inbounds %s.1, %s.1* %a1, i32 0, i32 0
18   %v1 = load i32, i32* %v0, align 4
19   %v2 = getelementptr inbounds %s.1, %s.1* %a1, i32 0, i32 3
20   %v3 = load i32, i32* %v2, align 4
21   %v4 = getelementptr inbounds %s.1, %s.1* %a1, i32 0, i32 2
22   %v5 = load i32, i32* %v4, align 4
23   %v6 = getelementptr inbounds %s.1, %s.1* %a1, i32 0, i32 1
24   %v7 = load i32, i32* %v6, align 4
25   %v8 = getelementptr inbounds %s.0, %s.0* %a0, i32 0, i32 1
26   %v9 = load i8*, i8** %v8, align 4
27   %v10 = bitcast i8* %v9 to i32*
28   %v11 = mul i32 %v1, 10
29   %v12 = icmp eq i32 %v1, %v3
30   %v13 = icmp eq i32 %v5, 0
31   br i1 %v12, label %b3, label %b1
33 b1:                                               ; preds = %b0
34   br i1 %v13, label %b14, label %b2
36 b2:                                               ; preds = %b1
37   %v14 = lshr i32 %v11, 5
38   %v15 = getelementptr inbounds i32, i32* %v10, i32 %v14
39   %v16 = and i32 %v11, 30
40   %v17 = icmp eq i32 %v16, 0
41   br label %b11
43 b3:                                               ; preds = %b0
44   br i1 %v13, label %b14, label %b4
46 b4:                                               ; preds = %b3
47   %v18 = getelementptr inbounds %s.0, %s.0* %a0, i32 0, i32 0
48   br label %b5
50 b5:                                               ; preds = %b6, %b4
51   %v19 = phi i32 [ %v11, %b4 ], [ %v22, %b6 ]
52   %v20 = phi i32 [ %v5, %b4 ], [ %v21, %b6 ]
53   %v21 = add i32 %v20, -1
54   %v22 = add i32 %v19, -10
55   %v23 = lshr i32 %v22, 5
56   %v24 = getelementptr inbounds i32, i32* %v10, i32 %v23
57   %v25 = and i32 %v22, 31
58   %v26 = load i32, i32* %v18, align 4
59   %v27 = mul i32 %v26, %v7
60   %v28 = icmp eq i32 %v25, 0
61   br i1 %v28, label %b7, label %b6
63 b6:                                               ; preds = %b10, %b9, %b8, %b5
64   %v29 = icmp eq i32 %v21, 0
65   br i1 %v29, label %b14, label %b5
67 b7:                                               ; preds = %b5
68   %v30 = icmp ugt i32 %v27, 1
69   br i1 %v30, label %b8, label %b9
71 b8:                                               ; preds = %b7
72   %v31 = icmp ugt i32 %v27, 3
73   br i1 %v31, label %b10, label %b6
75 b9:                                               ; preds = %b7
76   %v32 = load volatile i32, i32* %v24, align 4
77   store volatile i32 %v32, i32* %v24, align 4
78   br label %b6
80 b10:                                              ; preds = %b10, %b8
81   %v33 = phi i32 [ %v37, %b10 ], [ %v27, %b8 ]
82   %v34 = phi i32* [ %v35, %b10 ], [ %v24, %b8 ]
83   %v35 = getelementptr inbounds i32, i32* %v34, i32 -1
84   %v36 = load volatile i32, i32* %v34, align 4
85   %v37 = add i32 %v33, -4
86   %v38 = icmp ugt i32 %v37, 3
87   br i1 %v38, label %b10, label %b6
89 b11:                                              ; preds = %b12, %b2
90   %v39 = phi i32 [ %v5, %b2 ], [ %v40, %b12 ]
91   %v40 = add i32 %v39, -1
92   br i1 %v17, label %b13, label %b12
94 b12:                                              ; preds = %b13, %b11
95   %v41 = icmp eq i32 %v40, 0
96   br i1 %v41, label %b14, label %b11
98 b13:                                              ; preds = %b11
99   %v42 = load volatile i32, i32* %v15, align 4
100   %v43 = load volatile i32, i32* %v15, align 4
101   %v44 = and i32 %v43, %v42
102   store volatile i32 %v44, i32* %v15, align 4
103   br label %b12
105 b14:                                              ; preds = %b12, %b6, %b3, %b1
106   ret void