[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / cext-opt-range-offset.mir
blobea19e6be1aa6a8baeb4fc33f69b203060b52992b
1 # RUN: llc -march=hexagon -run-pass hexagon-cext-opt %s -o - | FileCheck %s
3 # Check that this testcase does not crash.
4 # CHECK: L4_and_memopw_io
6 ---
7 name: fred
8 tracksRegLiveness: true
9 registers:
10   - { id: 0, class: intregs }
11   - { id: 1, class: intregs }
12   - { id: 2, class: intregs }
13   - { id: 3, class: intregs }
14   - { id: 4, class: predregs }
15   - { id: 5, class: intregs }
16   - { id: 6, class: intregs }
17 body: |
18   bb.0:
19     successors: %bb.1
20         %0 = A2_tfrsi -360184608
21         %1 = L2_loadri_io %0, -1024
23   bb.1:
24     successors: %bb.2
25         %2 = A2_tfrsi -234944641
26         %3 = A2_tfrsi -360185632
27         L4_and_memopw_io %3, 0, %2
29   bb.2:
30     successors: %bb.3, %bb.4
31         %4 = IMPLICIT_DEF
32         J2_jumpt %4, %bb.4, implicit-def $pc
33         J2_jump %bb.3, implicit-def $pc
35   bb.3:
36     successors: %bb.4
38   bb.4:
39     successors: %bb.4
40         %5 = A2_tfrsi -234944521
41         %6 = A2_tfrsi -360185632
42         L4_and_memopw_io %6, 0, %5
43 ...