[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / deflate.ll
blobdd70fe8bce6a32b56875de8e1c0fd829613d6aa5
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
3 ; Check that the parsing succeeded.
4 ; CHECK: f0
6 target triple = "hexagon"
8 @g0 = external global [0 x i16], align 8
10 ; Function Attrs: nounwind
11 define void @f0() #0 {
12 b0:
13   br label %b2
15 b1:                                               ; preds = %b2
16   ret void
18 b2:                                               ; preds = %b2, %b0
19   %v0 = phi i32 [ 0, %b0 ], [ %v1, %b2 ]
20   %v1 = add nsw i32 %v0, 4
21   %v2 = getelementptr [0 x i16], [0 x i16]* @g0, i32 0, i32 %v0
22   %v3 = bitcast i16* %v2 to <4 x i16>*
23   %v4 = load <4 x i16>, <4 x i16>* %v3, align 2
24   %v5 = icmp slt <4 x i16> %v4, zeroinitializer
25   %v6 = xor <4 x i16> %v4, <i16 -32768, i16 -32768, i16 -32768, i16 -32768>
26   %v7 = select <4 x i1> %v5, <4 x i16> %v6, <4 x i16> zeroinitializer
27   store <4 x i16> %v7, <4 x i16>* %v3, align 2
28   %v8 = icmp slt i32 %v1, 32768
29   br i1 %v8, label %b2, label %b1
32 attributes #0 = { nounwind "target-cpu"="hexagonv55" }