[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / double.ll
blob336f32fee61172ebfcd496d79c33fd7d44803831
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; CHECK: __hexagon_adddf3
3 ; CHECK: __hexagon_subdf3
5 define void @f0(double* %a0, double %a1, double %a2) #0 {
6 b0:
7   %v0 = alloca double*, align 4
8   %v1 = alloca double, align 8
9   %v2 = alloca double, align 8
10   store double* %a0, double** %v0, align 4
11   store double %a1, double* %v1, align 8
12   store double %a2, double* %v2, align 8
13   %v3 = load double*, double** %v0, align 4
14   %v4 = load double, double* %v3
15   %v5 = load double, double* %v1, align 8
16   %v6 = fadd double %v4, %v5
17   %v7 = load double, double* %v2, align 8
18   %v8 = fsub double %v6, %v7
19   %v9 = load double*, double** %v0, align 4
20   store double %v8, double* %v9
21   ret void
24 attributes #0 = { nounwind "target-cpu"="hexagonv5" }