test/CodeGen/Hexagon/expand-condsets.ll

   1 ; RUN: llc -march=hexagon -O3 < %s | FileCheck %s
   2 ; Check if all or's in the loop were predicated.
   3 ; CHECK: if{{.*}} = or
   4 ; CHECK: if{{.*}} = or
   5 ; CHECK: if{{.*}} = or
   6 ; CHECK: if{{.*}} = or
   7 ; CHECK: endloop
   8
   9 target triple = "hexagon"
  10
  11 ; Function Attrs: nounwind
  12 define void @f0(i32 %a0, i32* nocapture %a1, i32* nocapture %a2, i32 %a3, i32 %a4, i32 %a5, i32 %a6) #0 {
  13 b0:
  14   %v0 = icmp ugt i32 %a0, 32
  15   %v1 = lshr i32 %a0, 6
  16   %v2 = select i1 %v0, i32 %v1, i32 1
  17   %v3 = icmp eq i32 %v2, 0
  18   br i1 %v3, label %b9, label %b1
  19
  20 b1:                                               ; preds = %b0
  21   %v4 = lshr i32 %a0, 2
  22   %v5 = getelementptr inbounds i32, i32* %a1, i32 %v4
  23   br label %b2
  24
  25 b2:                                               ; preds = %b7, %b1
  26   %v6 = phi i32* [ %v5, %b1 ], [ %v9, %b7 ]
  27   %v7 = phi i32* [ %a1, %b1 ], [ %v49, %b7 ]
  28   %v8 = phi i32 [ 0, %b1 ], [ %v55, %b7 ]
  29   %v9 = getelementptr i32, i32* %v6, i32 64
  30   br label %b3
  31
  32 b3:                                               ; preds = %b3, %b2
  33   %v10 = phi i32 [ 2, %b2 ], [ %v46, %b3 ]
  34   %v11 = phi i32 [ 1, %b2 ], [ %v45, %b3 ]
  35   %v12 = phi i32* [ %v6, %b2 ], [ %v23, %b3 ]
  36   %v13 = phi i32* [ %v7, %b2 ], [ %v19, %b3 ]
  37   %v14 = phi i32 [ 0, %b2 ], [ %v47, %b3 ]
  38   %v15 = phi i32 [ 0, %b2 ], [ %v41, %b3 ]
  39   %v16 = phi i32 [ 0, %b2 ], [ %v44, %b3 ]
  40   %v17 = getelementptr inbounds i32, i32* %v13, i32 1
  41   %v18 = load i32, i32* %v13, align 4, !tbaa !0
  42   %v19 = getelementptr inbounds i32, i32* %v13, i32 2
  43   %v20 = load i32, i32* %v17, align 4, !tbaa !0
  44   %v21 = getelementptr inbounds i32, i32* %v12, i32 1
  45   %v22 = load i32, i32* %v12, align 4, !tbaa !0
  46   %v23 = getelementptr inbounds i32, i32* %v12, i32 2
  47   %v24 = load i32, i32* %v21, align 4, !tbaa !0
  48   %v25 = tail call i32 @llvm.hexagon.A2.add(i32 %v22, i32 %a4)
  49   %v26 = tail call i32 @llvm.hexagon.A2.sub(i32 %v25, i32 %a3)
  50   %v27 = tail call i32 @llvm.hexagon.A2.add(i32 %v24, i32 %a4)
  51   %v28 = tail call i32 @llvm.hexagon.A2.sub(i32 %v27, i32 %a3)
  52   %v29 = tail call i32 @llvm.hexagon.A2.sub(i32 %v18, i32 %a5)
  53   %v30 = tail call i32 @llvm.hexagon.A2.add(i32 %v29, i32 %a6)
  54   %v31 = tail call i32 @llvm.hexagon.A2.sub(i32 %v20, i32 %a5)
  55   %v32 = tail call i32 @llvm.hexagon.A2.add(i32 %v31, i32 %a6)
  56   %v33 = icmp ugt i32 %v26, %v18
  57   %v34 = select i1 %v33, i32 0, i32 %v11
  58   %v35 = or i32 %v34, %v15
  59   %v36 = icmp ult i32 %v30, %v22
  60   %v37 = select i1 %v36, i32 %v11, i32 0
  61   %v38 = or i32 %v37, %v16
  62   %v39 = icmp ugt i32 %v28, %v20
  63   %v40 = select i1 %v39, i32 0, i32 %v10
  64   %v41 = or i32 %v35, %v40
  65   %v42 = icmp ult i32 %v32, %v24
  66   %v43 = select i1 %v42, i32 %v10, i32 0
  67   %v44 = or i32 %v38, %v43
  68   %v45 = shl i32 %v11, 2
  69   %v46 = shl i32 %v10, 2
  70   %v47 = add i32 %v14, 1
  71   %v48 = icmp eq i32 %v47, 32
  72   br i1 %v48, label %b4, label %b3
  73
  74 b4:                                               ; preds = %b3
  75   %v49 = getelementptr i32, i32* %v7, i32 64
  76   br i1 %v0, label %b5, label %b6
  77
  78 b5:                                               ; preds = %b4
  79   %v50 = getelementptr inbounds i32, i32* %a2, i32 %v8
  80   store i32 %v41, i32* %v50, align 4, !tbaa !0
  81   %v51 = add i32 %v8, %v2
  82   %v52 = getelementptr inbounds i32, i32* %a2, i32 %v51
  83   store i32 %v44, i32* %v52, align 4, !tbaa !0
  84   br label %b7
  85
  86 b6:                                               ; preds = %b4
  87   %v53 = or i32 %v41, %v44
  88   %v54 = getelementptr inbounds i32, i32* %a2, i32 %v8
  89   store i32 %v53, i32* %v54, align 4, !tbaa !0
  90   br label %b7
  91
  92 b7:                                               ; preds = %b6, %b5
  93   %v55 = add i32 %v8, 1
  94   %v56 = icmp eq i32 %v55, %v2
  95   br i1 %v56, label %b8, label %b2
  96
  97 b8:                                               ; preds = %b7
  98   br label %b9
  99
 100 b9:                                               ; preds = %b8, %b0
 101   ret void
 102 }
 103
 104 ; Function Attrs: nounwind readnone
 105 declare i32 @llvm.hexagon.A2.sub(i32, i32) #1
 106
 107 ; Function Attrs: nounwind readnone
 108 declare i32 @llvm.hexagon.A2.add(i32, i32) #1
 109
 110 attributes #0 = { nounwind "target-cpu"="hexagonv55" }
 111 attributes #1 = { nounwind readnone }
 112
 113 !0 = !{!1, !1, i64 0}
 114 !1 = !{!"int", !2}
 115 !2 = !{!"omnipotent char", !3}
 116 !3 = !{!"Simple C/C++ TBAA"}