[MIParser] Set RegClassOrRegBank during instruction parsing
[llvm-complete.git] / test / CodeGen / Hexagon / floatconvert-ieee-rnd-near.ll
blobcc024a76d037c2e23b8b4d0f602a08db82519587
1 ; RUN: llc -march=hexagon < %s | FileCheck %s
2 ; CHECK: sfadd
3 ; CHECK: sfsub
5 define void @f0(float* %a0, float %a1, float %a2) #0 {
6 b0:
7   %v0 = alloca float*, align 4
8   %v1 = alloca float, align 4
9   %v2 = alloca float, align 4
10   store float* %a0, float** %v0, align 4
11   store float %a1, float* %v1, align 4
12   store float %a2, float* %v2, align 4
13   %v3 = load float*, float** %v0, align 4
14   %v4 = load float, float* %v3
15   %v5 = load float, float* %v1, align 4
16   %v6 = fadd float %v4, %v5
17   %v7 = load float, float* %v2, align 4
18   %v8 = fsub float %v6, %v7
19   %v9 = load float*, float** %v0, align 4
20   store float %v8, float* %v9
21   ret void
24 attributes #0 = { nounwind "target-cpu"="hexagonv5" }